笔试刷题-牛客网

题目描述:

/**
为了拯救因入学人数骤降,面临废弃的学校,
牛牛决定成为偶像啦。
当然,作为一个偶像,肯定是要上台表演的。

已知牛牛拿到了n个上台表演的机会,
第i次表演的上台时间为ti时刻,需要表演mi这么长的时间。
牛牛为了提高自己的知名度,
肯定要取得最多的上场次数。
请问,牛牛最多能上场多少次呢?

输入描述:
第一行输入一个数字n(1≤n≤100000),表示牛牛获得的上台表演的机会
接下来n行,每行输入两个数字ti(1≤ti≤108)和mi(1≤mi≤108),
表示第i次表演机会的上台时间和该次表演需要的总时间
(表演途中不能中断表演退出)。

输出描述:
牛牛最多能上场的次数。

输入例子1:
3
1 2
3 2
5 2

输出例子1:
3
*/

思路如下:

采用贪心算法
在剩余可选的中选择最早结束的任务
然后更新剩余可选的
证明如下:归纳法证明
首先对所有任务按照结束时间排序
如果有两个任务显然成立
假设对于n任务时候也成立
设为p1 ... pk
若第n+1个任务开始时间再pk结束之后那么肯定没问题,算法正确
否则则考虑,要把n+1个任务加入候选最佳序列中,那么在前n个任务
至少剔除一个任务划归成n, n-1...等等可能的子问题,那么
基于假设这样算法对n,n-1都能找出最合理的
那么前面有m个肯定p1,...pm是p1...pk的前m个由于算法的特性
第m+1是第n+1个任务,那么,这样选择出来肯定小于等于k个,所以
这样算法得出来的是符合最多的

代码如下:

#include<stdio.h>
#include<iostream>
#include<algorithm>

#define MAX_N 100005

using namespace std;

struct Node
{
    int startMoment=-1, duration=0;
    Node() {}
    Node(int startMoment, int duration)
    {
        this->startMoment=startMoment;
        this->duration=duration;
    }
    Node(const Node &node)
    {
        this->startMoment=node.startMoment;
        this->duration=node.duration;
    }
};

//按照结束时刻升序排序
bool NodeCmp(const Node &n1, const Node &n2)
{
    return n1.startMoment+n1.duration<n2.startMoment+n2.duration;
}

Node nodes[MAX_N];

int main()
{
    int N;
    scanf("%d", &N);
    for(int i=0; i<N; i++)
    {
        int startMoment, duration;
        scanf("%d%d", &startMoment, &duration);
        nodes[i]=Node(startMoment, duration);
    }
    //按结束时间排序
    sort(nodes, nodes+N, NodeCmp);
    int res=0;
    for(int i=0; i<N; )
    {
        res++;
        int j=i+1;
        //去掉不能一起的
        while(j<N && (nodes[i].startMoment+nodes[i].duration)>nodes[j].startMoment)
            j++;
        i=j;
    }
    printf("%d", res);
    return 0;
}

 

### 牛客网 Verilog 企业真资源 牛客网作为国内知名的在线编程和算法练习平台,提供了丰富的技术面试目库,其中包括许多与硬件描述语言(HDL)相关的目。对于希望深入学习 **Verilog HDL** 的开发者来说,可以通过以下方式获取并利用这些企业真进行高效。 #### 如何找到牛客网上的 Verilog 企业真? 1. 登录牛客网账户后,在首页导航栏中选择「笔试 / 面试」选项。 2. 使用关键词搜索功能输入 `Verilog` 或者具体公司名称(如华为、海思等),即可筛选出相关的企业真[^1]。 3. 这些目通常来源于实际企业的招聘考试或者开发需求,覆盖范围广泛,包括但不限于基本语法理解、模块化设计以及复杂逻辑实现等内容。 #### 提供几个典型的例子来说明可能遇到的不同类型的考: ##### 单选或多选类基础知识考察 例如判断哪些单词属于标准 Verilog 关键字列表中的成员之一: - 下面哪个不是 Verilog 保留字? - A. large - B. container - C. supply - D. force 正确答案应为 B.container ,因为其他三个都是官方文档定义下的合法关键字。 ##### 功能模块编写实践 像构建具备特定行为特性的组件实例: ```verilog // 实现带异步低电平有效复位的D型触发器 module Async_rst( input clk, input rst_n, input d, output reg q ); always @(posedge clk or negedge rst_n) begin if (!rst_n) q <= 1'b0; else q <= d; end endmodule ``` 上述代码片段展示了如何创建一个简单的异步清零机制作用于寄存单元上[^2]。 ##### 跨时钟域数据传输处理方案探讨 当面临不同频率工作环境间的信息传递挑战时,则需特别注意亚稳态效应及其缓解措施的应用场景分析: ```verilog module pulse_sync ( input clka, // Source clock domain (300MHz) input sig_a, // Single-cycle pulse signal on 'clka' domain input clkb, // Destination clock domain (100MHz) output reg sig_b // Output single-cycle pulse synchronized to 'clkb' ); reg meta_reg1, sync_reg1; // First stage of synchronization flip-flops under destination clocking regime. reg meta_reg2, sync_reg2; assign sig_b = ~sync_reg2 & sync_reg1 ; always @ (posedge clka )begin if(sig_a ) meta_reg1<=1'b1 ; else meta_reg1<=1'b0 ; end always @ (posedge clkb )begin {meta_reg2,sync_reg1} <={sync_reg1 ,meta_reg1}; {sig_b,sync_reg2 }<={sync_reg2 ,meta_reg2}; end endmodule ``` 此部分通过两级锁存结构有效地减少了由于切换速度差异而引发的风险因素影响程度[^3]。 ##### 数字算术运算电路合成技巧展示 最后再看一段关于多位加法器的设计案例分享: ```verilog module add_4 ( input [3:0] A , input [3:0] B , input Ci , output wire [3:0] S , output wire Co ); wire [3:0] Co_t; add_full A0 (.A(A[0]), .B(B[0]), .Ci(Ci), .S(S[0]), .Co(Co_t[0])); add_full A1 (.A(A[1]), .B(B[1]), .Ci(Co_t[0]), .S(S[1]), .Co(Co_t[1])); add_full A2 (.A(A[2]), .B(B[2]), .Ci(Co_t[1]), .S(S[2]), .Co(Co_t[2])); add_full A3 (.A(A[3]), .B(B[3]), .Ci(Co_t[2]), .S(S[3]), .Co(Co_t[3])); assign Co = Co_t[3]; endmodule ``` 这里采用逐级累加的方式完成了四位二进制数相加的功能扩展[^4]。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值