软件设计师-备考知识点总结

计算机组成与体系结构

数据的表示

1，数据的表示
进制转换
第一种：X进制-----转成十进制
分开加和，几进制就是几的 n次方
eg： 二进制1011=8+2+1=11 8进制521=564+28+1=337
第二种：二进制----转成X进制—因为二进制表示位数
转8进制0-7 000-111 三位从右到左划分
10001110 转成8进制 010 001 110 就是8进制的216 写成（216）8 或者O216
转16进制 0-15 0000-1111 四位划分，避免两位机器混淆10用A表示 BCDEF
10011110 转成16进制 1001 1110 就是16进制的9 E 写成（9E）16 或者OX9E 或者9E H
数的表示-8位有符号数
原码 反码 补码 移码

所以1+（-1） =0 只有用补码才是正确的；
取值范围 如下

浮点数运算

运算器和控制器（cpu重要组成部分）

状态条件寄存器 有时候也归控制器管，这个选项比较特殊；
运算器
算术逻辑单元ALU:数据的算术运算和逻辑运算
累加奇存器AC:通用奇存器,为ALU提供个工作区,用在暂存数据
数据缓冲奇存器DR:写内存时,暂存指令或数据
状态条件寄存器PSW:存状态标志与控制标志(争议:也有将其归为控制器的)

---

                          控制器

程序计数器PC:存储下一条要执行指令的地址
指令奇存器R:存储即将执行的指令
指令译码器ID:对指令中的操作码字段进行分析解释
时序部件:提供时序控制信号

Flynn分类法

立即寻址---------特点:操作数直接在指令中, 速度快,灵活性
直接寻址---------特点:指令中放的操作数的地址（钥匙）
间接寻址方式----特点:指令中存放了一个地址,这个地址对应的内容是操作数的地址（两把钥匙）
寄存器寻址-------特点:寄存器放操作数
寄存器间接寻址–特点:寄存内放的是操作数的地址

CISC与RISC

流水线技术

执行时间计算、吞吐率、加速比、效率
在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的,它们可同时为多条指令的不同部分进行工作以提高各部件的利用率和指令的平均执行速度
执行总时间 = 第一条指令执行时间 + (指令总数 -1}) * {MAX(取址、译码、执行)}
吞吐率=指令总条数/执行总时间
最大吞吐率=指令总条数/MAX(取址、译码、执行)
加速比Sp=nm/m+n-1（不采用流水线的执行时间/采用流水线的执行时间）

存储系统

1.Cache
　　由于在CPU与存储系统间存在着数据传送带宽的限制，因此在其中设置了Cache（高速缓冲存
储器，通常速度比内存快），以提高整体效率。但由于其成本更高，因此Cache的容量要比内存小
得多。
　　（1）Cache原理、命中率、失效率
　　使用Cache改善系统性能的主要依据是程序的局部性原理（2.1.3节对该概念进行了详细说
明）。通俗地说，就是一段时间内，执行的语句常集中于某个局部。而Cache正式将访问集中的内
容放在速度更快的Cache上，以提高性能。引入Cache后，CPU在需要数据时，先找Cache,如果没
有再找内存。
　　如果Cache的访问命中率为h（通常1-h就是Cache的失效率），而Cache的访问周期时间是
t 1 ，主存储器的访问周期时间是t 2 ，则整个系统的平均访存时间就应该是：
　　t 3 =ht 1 +(1-h) t 2
　　从公式可以看出，系统的平均访存时间与命中率有着很密切的关系。灵活地应用这个公式，可
以计算出所有情况下的平均访存时间。
　　例如：设某流水线计算机主存的读/写时间为100ns,有一个指令和数据合一的Cache，已知该
Cache的读/写时间为10ns,取指令的命中率为98%,取数的命中率为95%.在执行某类程序时，约有1/5
指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平
均访存时间约为多少？其实这是应用该公式的简单数学题：
　　（2%*100ns + 98%*10ns）+ 1/5 x（5%*100ns + 95%10ns）=14.7ns
　　（2）Cache存储器的映射机