用VHDL编写testbench激励文件

最近在做nandflash的擦写，要用VHDL编写激励文件做仿真，之前一直用的Verilog，现在总结如何用VHDL语言编写testbench。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;

entity （测试平台名）is