<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[lxd567的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/lxd567</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; lxd567]]></copyright><item><title><![CDATA[Matlab验证DFT频域循环移位性质时出现的异常现象]]></title><link>https://blog.youkuaiyun.com/lxd567/article/details/121165330</link><guid>https://blog.youkuaiyun.com/lxd567/article/details/121165330</guid><author>lxd567</author><pubDate>Fri, 05 Nov 2021 22:04:15 +0800</pubDate><description><![CDATA[按照DFT的频域循环移位定理：

若

，

则

.

简言之：如果时域序列乘以幂之后再进行DFT，产生的频谱可由的频谱向左移位得到。

 我的时域序列是，理论上讲以下方程是成立的

.           （1）

方程左右的频谱也应该是相同的，都应该是的频谱向右循环移动位（这里是2位）。幅度谱没有问题，问题出在相位谱上。的相位谱如图1所示；图2是按定理循环移位所得，也是(1)式左侧表达式DFT得到的相位谱；图3式(1)式右侧表达式DFT得到的相位谱。



...]]></description><category></category></item><item><title><![CDATA[Matlab/Simulink模型自动生成Verilog代码出现的异常现象]]></title><link>https://blog.youkuaiyun.com/lxd567/article/details/120666834</link><guid>https://blog.youkuaiyun.com/lxd567/article/details/120666834</guid><author>lxd567</author><pubDate>Sat, 09 Oct 2021 11:27:22 +0800</pubDate><description><![CDATA[想偷懒用Simulink仿真成功的模型直接生成Verilog代码，但在这世界上偷懒似乎是没有好结果的。

生成的Verilog代码繁多不说，结果也是匪夷所思。后来，我干脆简化到极致：把1*8用Simulink的乘法模块product来实现再生成Verilog代码，simulink模型如下：



结果应该是8。但自动生成的Verilog代码却是：


module mult1009
          (Out1);

  output  [31:0] Out1;  // single

  wire [.]]></description><category></category></item><item><title><![CDATA[矢量的二重叉积公式的推导]]></title><link>https://blog.youkuaiyun.com/lxd567/article/details/51791252</link><guid>https://blog.youkuaiyun.com/lxd567/article/details/51791252</guid><author>lxd567</author><pubDate>Thu, 30 Jun 2016 16:12:16 +0800</pubDate><description><![CDATA[]]></description><category></category></item></channel></rss>