内存屏障

1.内存屏障(memory barrier)
  #define set_mb(var, value) do { var = value; mb(); } while (0)
  #define mb() __asm__ __volatile__ ("" : : : "memory")

1）set_mb(),mb(),barrier()函数追踪到底，就是__asm__ __volatile__("":::"memory"),而这行代码就是内存屏障。
2）__asm__用于指示编译器在此插入汇编语句
3）__volatile__用于告诉编译器，严禁将此处的汇编语句与其它的语句重组合优化。即：原原本本按原来的样子处理这这里的汇编。
4） memory强制gcc编译器假设RAM所有内存单元均被汇编指令修改，这样cpu中的registers和cache中已缓存的内存单元中的数据将作废。cpu将不得不在需要的时候重新读取内存中的数据。这就阻止了cpu又将registers，cache中的数据用于去优化指令，而避免去访问内存。
5）"":::表示这是个空指令。barrier()不用在此插入一条串行化汇编指令。在后文将讨论什么叫串行化指令。
6）__asm__,__volatile__,memory在前面已经解释

 

简单点说，用pause可以提示CPU接下来的指令序列是用来自旋等待，就不用做memory reorder了，cache什么的也不用废掉了——要知道，cache是很宝贵的资源啊。这指令还有附送的功能——减少能耗。其实内核代码最根本的要求就是：快，快，更加快，这条指令还有附送功能，所以何乐而不为呢？

那么为什么不直接写pause而要写rep;nop呢？理论上是等价的，但是实际上为什么不这样做，不好意思，不清楚。但是可以确定是的pause是Pentium 4才引入的，也许大家比较怀旧所以还用rep;nop也说不定。

So，以后写应用程序而又蛋痛写了循环等待的话，不妨也用用pause吧。不过我想会在应用程序中写循环等待这么傻的代码的程序员，应该也想不到用pause去节能减排兼提速了吧，伤脑筋。

http://blog.youkuaiyun.com/ture010love/article/details/7651536

在x86的64位CPU中，mb()宏实际为：

asm volatile("sfence" ::: "memory")。

volatile告诉编译器严禁在此处汇编语句与其它语句重组优化，memory强制编译器假设RAM所有内存单元均被汇编指令修改，"sfence" ::: 表示在此插入一条串行化汇编指令sfence。

mfence：串行化发生在mfence指令之前的读写操作

lfence：串行化发生在mfence指令之前的读操作、但不影响写操作

sfence：串行化发生在mfence指令之前的写操作、但不影响读操作

读写屏障像一堵墙，所有在设置读写屏障之前发起的内存访问，必须先于在设置屏障之后发起的内存访问之前完成，确保内存访问按程序的顺序完成。

volatile,memory针对编译器

mfence等针对cpu,不准上下颠倒的读写