willis

模块模块的定义以关键字module开始，模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面，endmodule语句必须为模块的最后一条语句。端口是模块与外部环境交互的通道，只有在模块有端口的情况下才需要有端口列表和端口声明。模块内部的5个组成部分是：变量声明、数据流语句、低层模块实例、行为语句块以及任务和函数。 端口端口是模块与外界环境交互的接口。对外部环境来讲，模

信号命名规则 信号命名规则在团队开发中占据着重要地位，统一、有序的命名能大幅减少设计人员之间的冗余工作，还可便于团队成员代码的查错和验证。比较著名的信号命名规则当推Microsoft公司的“匈牙利”法，该命名规则的主要思想是“在变量和函数名中加入前缀以增进人们对程序的理解”。例如所有的字符变量均以ch为前缀，若是常数变量则追加前缀c。信号命名的整体要求为：命名字符具有一定的意义，直白易懂，

你可以参考以下步骤看看：　　1、打开altera官方网页，http://www.altera.com.cn；　　2、在器件的菜单下选择FPGA；　　3、选择你想找的FPGA系列；　　4、在右边找到“获取文档资料”的链接，单击；　　5、如此，对应型号的FPGA芯片数据手册就可以找到了。

转载地址: http://www.cnblogs.com/yan0837/articles/1202374.html一. 技术性能:    工作速率有100K和400K两种；    支持多机通讯；    支持多主控模块，但同一时刻只允许有一个主控；          由数据线SDA和时钟SCL构成的串行总线；    每个电路和模块都有唯一的地址；

在Altera提供的SignalTap II的tutorial中，大都强调trigger的使用，并且观察的都是wire，可是在实务上，常需要观察的是reg，如以下一个很简单的计数器Verilog1 module SignalTapII_register(2   CLOCK_50,3   RESET_n4 );5 6 input CLOCK_50;7 inpu

转载地址:http://blog.youkuaiyun.com/xiangyuqxq/article/details/7263257搜索到两种方案：1.打开别人的工程，主菜单中export assignments引脚定义文件（*.qsf)到一个指定的文件夹，以后要用的时候直接import assignments这个文件就可以了！！提示是否把原来文件备份。打开pin planner即为已分配的引

如何在FPGA里烧写pof文件（存verilog工程）在建立好工程，编译和分配引脚之后，记得要在assignments->device->device and pin options里configuration选项卡里德configuraion里选择active serial，以及use configuration device里选择你的开发板上的配置芯片，我的是epcs4，然后再编译，就

示波器对于电子工程师来说，实在是居家旅行－杀人灭口的必备良药。本文出自自由电子的资料，介绍了ｓｉｇｎａｌｔａｐ的使用要点。 SignalTap II嵌入逻辑分析仪集成到Quartus II设计软件中，能够捕获和显示可编程单芯片系统（SOPC）设计中实时信号的状态，这样开发者就可以在整个设计过程中以系统级的速度观察硬件和软件的交互作用。它支持多达1024个通道，采样深度高达128Kb，每个分

原文地址:http://www.dzsc.com/data/html/2007-4-30/28945.html在Verilog HDL 模型中，所有时延都用单位时间表述。使用`timescale编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。`timescale编译器指令格式为：`timescale time_unit / time_precisionti

基于IP核（DRAM,FIFO,DPRAM）的fpga调试经验（转载）毕业设计开工以来，几个月倏地就过去了   整个硬件设计中，核心部分便是一块ALTERA公司的CYCLONE器件，主要使用的模块有SDR内存条控制模块、DPRAM，三口RAM以及FIFO。   从调试内存条的读写开始，到今天FPGA内部逻辑基本全部完成，历时将近两个月。于是，顺理成章的，积累了一点经验，呵呵。现在草草整

关于AD芯片采样时序的说明  CCD模式CCD模式主要针对各种黑白、彩色CCD原始信号。对于CCD模式的输入通道有如下7个模块，其中模块（1）到（4）是CCD模式的专用模块，（5）到（7）是公用模块，在此一并介绍。（1）直流重建：直流重建的目的是实现直流电平箝位。由于CCD的输出信号因为包含了一个较大的直流成分，这个直流量很容易造成放大器的饱和或者引起共模效应。因此

Custom Language files for adding new language support to Source Insight.0 F. @# R- E   a* }. h9 sTo import a custom language file into Source Insight:1. Select Options > Preferences. Click the Lan

原文地址:http://blog.163.com/yinxiang880702@126/blog/static/528683852011717111134384/1.       wire与reg之外的数据类型不要在verilog代码中出现。2.       assign(组合逻辑)与always之外的语句不要在verilog代码中出现。3.       一个module最

1           整数、实数和时间寄存器类型整数是一种通用的寄存器数据类型，用于对数量进行操作，使用integer进行声明。integer counter;       //一般用途的变量用作计数器initial         counter = -1;    //把-1存储到寄存器中实数：实常量和实数寄存器数据类型使用关键字real来声明，可以用十进制或科学计数法来表

Verilog的数据类型1           值的种类四值电平逻辑值的级别硬件电路中的条件0逻辑0，条件为假1逻辑1，条件为真X逻辑值不确定Z高阻，浮动状态除了逻辑值外，Verilog还是用强度值来解决数字电路

系统任务Verilog为某些常用操作提供了标准的系统任务（也叫系统函数）这些操作包括屏幕显示、线网值动态监视、暂停和结束仿真等。所有的系统任务都具有$的形式。显示信息         $display(p1,p2,p3,…,pn);         $display会自动在字符串的结尾处插入一个换行符，因此如果参数列表为空，则display的效果是现实光标移动到下一行 监视信息

Verilog的词法约定1           Verilog是大小写相关的，其中的关键字全部为小写。2           空白符由空格、制表符、和换行符组成。3           单行注释以“//”开始，verilog将忽略此处到行尾的内容。多行注释以“/*”开始，以“*/”结束。多行注释不允许嵌套4           操作符有三种：单目操作符、双目操作符和三目操作符。

门级建模门的类型：（1） 与/或门类（and/or）（2）缓冲器/非门类（buf/not）与门（and）和或门（or）：与门、或门都有一个标量输出端和多个标量输入端。门的端口列表中的第一个端口必是输出端口，其后为输入端口。当任意一个输入端口的值发生变化时，输出端的值立即重新计算。verilog中可以使用的属于与/或门类的术语包括：and  nand  or  nor  xo

参考:http://blog.youkuaiyun.com/lvwx369/article/details/98870412.1 变量命名2.1.1 wire型变量命名(1).   Wire型变量定义如下:名词+动词+_Sig”_”的第一个字母大写，其它小写，用”_”隔开，按中文含义，直接翻译成english。 例如: VSync_Sig注:如果一个字母，可以直接贴着旁边的整个单词