时序分析基础（一）

原创

已于 2022-09-24 13:51:12 修改 · 1.6k 阅读

CC 4.0 BY-SA版权

文章标签：

于 2021-07-24 23:03:36 首次发布

本文介绍了时序分析中的关键概念，包括Tco、Tmet、Tsu、Th等时间参数，以及如何计算Setup Slack和Hold Slack。讨论了建立时间和保持时间在FPGA设计中的重要性，并提供了修复时序违例的方法。最后，给出了一个笔试题，涉及两级寄存器间的最大组合逻辑延迟计算。

Tco: Flip-flop clock-to-out delay
Tmet
The tMET parameter is the available metastability settling time（亚稳态转稳态时间）, or the timing slack available beyond the register’s tCO, for a potentially metastable signal to resolve to a known value.
Additional settling time added to the normal clock-to-out delay of the flip-flop before sampling .
the output of the flip-flopThe tMET for a synchronization chain is the sum of the output timing slacks for each register in the chain.
如果系统时钟刚好采集到上升沿的中间附近位置，rx_reg1在有效时钟沿之后比较长的一段时间处于不确定状态，在这段时间里rx_reg1端在0和1之间处于振荡状态。
Launch Edge：產生data的register 1所使用的clock rising edge。
Latch Edge：接收data的register 2所使用的clock rising edge，會delay Lauch Edg