【USTC】verilog 习题练习 6-10

最新推荐文章于 2025-05-02 19:44:30 发布

whu_lee

最新推荐文章于 2025-05-02 19:44:30 发布

阅读量461

点赞数 8

分类专栏： Verilog USTC 文章标签： fpga开发

本文链接：https://blog.youkuaiyun.com/luhputu520/article/details/135652458

版权

本文介绍了如何使用Verilog语言实现与门、或非门、同或门逻辑功能的模块，以及如何处理线网型中间信号和向量操作，包括创建一个接收3bit输入并输出3bit向量和3个独立1bit信号的模块。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

6与门

题目描述

创建一个Verilog模块，实现与门的逻辑功能，如下图所示：

输入格式

1bit a, 1bit b

输出格式

1bit out, 为 a and b 的结果

module top_module(
  input a, 
  input b,
  output out );
// 请用户在下方编辑代码
	assign out = a & b;
//用户编辑到此为止
endmodule

7 或非门

题目描述

创建一个Verilog模块，实现或非门的逻辑功能，如下图所示

输入格式

输入a,b均为1位

输出格式

输出out也为1位

module top_module( 
    input a, 
    input b, 
    output out );
// 请用户在下方编辑代码
    assign out = ~(a|b);
//用户编辑到此为止
endmodule

8 同或门

题目描述

创建一个Verilog模块，实现同或门的逻辑功能，对于两输入同或门来说，输入相同时输出1，输

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

whu_lee

关注关注

8
点赞
踩
10

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

【USTC】verilog 习题练习 21-25

Nothing

01-17

1357

题目描述创建一 verilog 电路，实现对模块 mod_a 基于端口名称的实例化，如下图所示：输入格式输入信号 a, b, c, d，位宽 1bit。输出格式输出信号 out1, out2，位宽 1bit。

【USTC】verilog 习题练习 31-35

Nothing

01-22

1058

题目描述语法正确的代码并不一定能产生功能正常的电路，一般来说都是因为不小心引入了锁存器造成的。如上述例子所示，除了指定的情况外（），还有一些其它情况，这时会发生什么？在 verilog 中，其结果就是保持不变，这意味着要记住当前状态，从而产生了锁存。为消除锁存器，我们应当使组合逻辑过程块中的条件完备，输入格式输入信号 cpu_overheated, 位宽 1bit，控制 shut_off_computer 信号。输入信号 arrived, 位宽 1bit，控制 keep_driving 信号。

参与评论您还未登录，请先登录后发表或查看评论

【USTC】verilog 习题练习 16-20

Nothing

01-17

1218

16 向量翻转题目描述创建verilog电路，将8bit的输入信号按bit翻转，并输出到输出端口，如下图所示：输入格式8 bit in输出格式8 bit out, 为in的向量翻转17 复制算子题目描述复制算子是拼接算子的一种特殊情况，如a={b,b,b,b,b,b}便可以写成a={6{b}}的形式。复制算子的格式为：{num{vector}}，其中num必须为常量。创建一verilog电路，将一个8bit位宽的输入信号进行符号位扩展，并通过32bit的输出端口输出，如下图所示输入格式。

【USTC】verilog 习题练习1-5

Nothing

01-17

673

wire 是 Verilog 的关键字，用于表征信号类型的，其含义是线网。wire 可理解为物理连线，但又有所不同，因为 Verilog 中的 wire 是有方向的。请使用 assign 语句将代码补充完整，使其实现上述电路图的功能。创建一个名为top_module的Verilog模块，实现非门的功能。请使用assign语句将代码补充完整，使其实现上述电路图的功能。2编写 Verilog 代码，使电路输出信号0。

【USTC】verilog 习题练习 41-45

Nothing

01-23

736

题目描述在时序逻辑电路中，敏感变量不但可以是触发信号的上升沿（posedge），也可以是下降沿（negedge）,试创建 8bit 位宽的寄存器，所有 DFF 都应该由 clk 的下降沿（负边缘）触发。同时采用高电平有效的同步复位方式，复位值为0x34而不是零。输入格式输入信号 clk，时钟信号。输入信号 reset，复位信号，高电平有效（复位）。输入信号 d，位宽 8bit，任意数据信号。输出格式。

【USTC】verilog 习题练习 36-40

Nothing

01-22

1470

题目描述Verilog中有一个跟C语言中类似的三目条件运算符（?: ）,其语法格式为：(condition?该表达式可以用于为其它信号赋值，例如：signal = condition?该语句等同于：因涉及到3个操作数，并且能实现条件运算的功能，因此称为三目条件运算符。下面是几个使用该运算符的例子：(0?3 : 5) // 条件为假，因此表达式的值为5(sel?b : a) // 二选一选择器。

【USTC】verilog 习题练习 46-50

Nothing

01-24

908

题目描述在实际应用中，我们经常需要对某个信号的边沿进行检测，并以此作为后续动作的触发信号（例如电脑键盘的某个按键被按下或者被松开，在电路中则对应的是电平的变化）。设计一个电路，包含clk信号、1bit输入信号in和1bit输出信号out，当in信号从0变为1时（相对于clk，该信号变化频率很慢），out信号在in信号上升沿附近输出1个时钟周期的高电平脉冲，其余时刻都为0，如下图所示。

【USTC】verilog 习题练习 26-30

Nothing

01-18

1083

前例中的加法器成为串行进位加法器，只有等前一级的加法器运算结束产生进位位之后，下一级加法器才能利用进位位进行计算，因此电路延时会随加法器串联级数的增加而线性增加，这使得电路计算速度大大降低。设每一级全加器的延时为t，则32bit加法器的延时则为：32t。

HDLBIT-程序（Procedures）

KWTXX的博客

05-02

445

时序逻辑使用非阻塞语句<=（并行执行）在同一时间下一起运行，所以是时序。组合逻辑使用阻塞语句=（按顺序执行）

使用DDR4控制器实现多通道数据读写(十)

weixin_38828382的博客

04-29

1032

所以只要根据fifo_1的几乎满（wrfifo_almost_full）信号为低电平状态就可以控制数据写入，根据fifo_2d的空（rdfifo_empty）信号为低电平状态就可以控制数据输出。如果写入的数据和读取的数据不相同，error_1就会拉高，可以通过error_1的状态判断ddr循环读写的功能是否正确。上图中，可以看到，读出的数据数量和存入的数据数量相等，并且可以观察到，测试工程中可以存储的数据数量为ddr4的最大存储量加上两个fifo的存储量。2、读出数据测试代码。本文章由威三学社出品。

原语的使用

m0_46644085的博客

04-29

405

原语（ primitive ），是FPGA开发环境所提供的一系列逻辑功能单元。往往与FPGA芯片的厂家精密相连，不同厂家的原语往往不能通用。

Xilinx FPGA支持的FLASH型号汇总

扣脑壳的FPGAer的博客

04-26

711

以博主这些年的FPGA开发使用经验来看，FPGA开发的主流还是以Xilinx FPGA为主，贸易战关税战打了这么多年，我们做研发的也不可避免的要涉及一些国产替代的工作；这里把Xilinx FPGA官方支持的各类（国产和非国产）FLASH做一下汇总，方便查询使用，内容均来源于Xilinx官方手册。

FPGA 39 ，FPGA 网络通信协议栈进阶，RGMII、ARP 与 UDP 协议与模块设计（ RGMII、ARP、UDP原理与模块设计）

weixin_65793170的博客

04-29

1403

⭐在《FPGA 38 ，FPGA 网络通信协议栈基础，ARP 协议深度解析与模块划分（ ARP与以太网帧，以及ARP模块常用文件）》中，我们围绕 ARP 与以太网帧展开了深入探讨，从 ARP 协议在 OSI 与 TCP/IP 模型中的定位，到以太网帧内 ARP 数据包的结构解析，再到 FPGA 中 ARP 模块的核心设计与功能实现，为 FPGA 网络通信协议栈搭建起重要的底层基石。而网络通信的完整实现，离不开多种协议的协同运作以及对底层时序和接口的精确控制。这里将基于上篇文章的知识积累，进一步深入剖

ZYNQ 纯PL端逻辑资源程序固化流程

juxiandesiyu的博客

05-01

738

ZYNQ的程序固化流程比传统的FPGA固化流程复杂很多，Vivado生成的bit文件无法直接固化在ZYNQ芯片中。这些非易失性存储器由 PS 的 ARM 处理器进行驱动，因此需要将 bit 流文件和 elf 文件（软件程序的下载文件）合成一个 BOOT.BIN，才能进行固化。因为程序是固化在FLASH中的，因此，必须要对其进行配置。写入完成后，电路板断电，断开JTAG，将ZYNQ启动模式调整为QSPI模式后，重新上电就能看到固化成功后的效果。点击红框中的按钮进行验证，如果出现绿色框中的弹窗，说明验证正确。

外部存储器接口：EMIF总线

u011732210的博客

04-29

661

作为嵌入式系统中的关键接口之一，EMIF（External Memory Interface，外部存储器接口）是处理器与外部存储器或外设进行高速数据交换的核心总线。连接外部存储器：如SDRAM、SRAM、NOR Flash、NAND Flash等。存储器类型寄存器（MTYPE）：定义接口模式（SDRAM/Async/SRAM）。多协议支持：支持同步（SDRAM）、异步（SRAM/Flash）等不同时序协议。灵活配置：可编程时序参数（建立时间、保持时间、等待周期等）。

基于多目标粒子群算法的冷热电联供型综合能源系统运行优化