Bit(s) | Name | Description |
15 | SCIFFFE | SCI FIFO帧错误标示位 |
14 | SCIFFPE | SCI FIFO校验标示位 |
13-8 | Reserved | 读为0,写无效 |
7-0 | RXDT7-0 | 接收数据位 |
Bit(s) | Name | Description |
7-0 | TXDT7-0 | 数据发送缓冲寄存器 |
Bit(s) | Name | Description |
15 | SCIRST | |
14 | SCIFFENA | |
13 | TXFIFO Reset | |
12-8 | TXFFST4-0 | |
7 | TXFFINT Flag | 发送FIFO中断标志,1有效 |
6 | TXFFINT CLR | 写0无效,写1清除TXFFINT Flag标志 |
5 | TXFFIENA | 中断允许标志,1有效 |
4-0 | TXFFIL4-0 | 发送FIFO中断级别位,当FIFO状态位(TXFFST4-0)与FIFO级别位(TXFFIL4-0)匹配时,FIFO将发生中断 默认值 0x00000 |
9. SCIFFRX

Bit(s) | Name | Description |
15 | RXFFOVF | |
14 | RXFFOVF CLR | |
13 | RXFIFO Reset | |
12-8 | RXFFST4-0 | |
7 | RXFFINT | 接收FIFO中断标志,1有效 |
6 | RXFFINT CLR | 写0无效,写1清除RXFFINT Flag标志 |
5 | RXFFIENA | 中断允许标志,1有效 |
4-0 | RXFFIL4-0 | 接收FIFO中断级别位,当FIFO状态位(RXFFST4-0)与FIFO级别位(RXFFIL4-0)匹配时,FIFO将发生中断 默认值 0x11111. 复位后,接收FIFO多为空,这样设置可以避免频繁的中断。 |
10. SCIFFCT

Bit(s) | Name | Description |
15 | ABD | 自动波特率检测位 |
14 | ABD CLR | ABD清除位 |
13 | CDC | CDC校验 |
12-8 | Reserved | 读为0,写无效 |
7-0 | FFTXDLY7-0 | 这8位定义了从FIFO发送缓冲器到发送移位寄存器的延迟,最小为0波特率时钟周期,最大为256波特率时钟周期。 在FIFO模式中,只有在移位寄存器完成最后一位的移位后才能将发送缓冲器的数据移到移位寄存器,这就需要在数据流中插入延迟。在标准的UARTS,发送的延迟特征有助于在没有RTS/CTS控制下建立一个自动的传输方案。 |
Bit(s) | Name | Description |
7-5 | Reserved | 读为0,写无效 |
4-3 | SCI SOFT and FREE | 设置仿真挂起时的操作 |
2-0 | Reserved | 读为0,写无效 |