基于modelsim的sram数据流仿真

本文介绍了一种使用mif文件模拟bmp数据源的方法,重点探讨了数据输入FIFO及SRAM的读写时序。通过测试验证了不同情况下FIFO的数据正确性,并详细分析了SRAM的数据输入输出时序。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1.mif文件模拟bmp数据源,输出时序如下


其中数据晚于地址2个clk周期建立,建立伊始,便开启写fifo使能。

这里,用testbench测试数据输入fifo,以及数据从fifo读出,来判断逻辑正确性。需要考虑2种情况。

a.fifo未满时,读数据是否正确。

b.fifo满时,此时写入速度大于读取速度时,读数据是否正确。

2.用单口ram模拟的sram数据输入时序如下,

sram输入数据要在sram写使能一个clk之后才能有效输入。数据与地址同步建立。

注:还要检查第二次写入数据是否正确。


3.模拟sram数据输出时序

模拟sram数据在地址总线稳定后2个clk,数据总线才稳定。

4.sram数据在读出的时候,bmp2sram fifo继续写入,当写满时,fifo写标志位要改变,并保证数据完整










评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值