FPGA时序入门（新手必看）

1. FPGA时序的基本概念

FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的硬核。

对于FPGA design来说，必须要关注在指定要求下，它能否正常工作。这个正常工作包括同步时序电路的工作频率，以及输入输出设备的时序要求。在FPGA design内部，都是同步时序电路，各处的延时等都能够估计出来，但是FPGA内部并不知道外部的设备的时序关系。所以，TIming constraints包括
输入路径（Input paths ）
寄存器-寄存器路径（Register-to-register paths ）
输出路径（Output paths ）
例外（Path specific excepTIons ）
这正好对应了上图中三个部分，Path specific excepTIons 暂时不提。
Input paths对应的是OFFSET IN约束，即输入数据和时钟之间的相位关系。针对不同的数据输入方式（系统同步和源同步，SDR和DDR）有不同的分析结果。
Register-to-register paths 对应的是整个FPGA design的