ljjjjjjjjjjj的博客

项目是一系列为Yosys开发的插件，它们是作为F4PGA（Field-Programmable Gate Array for the 4th Generation of FPGAs）项目的一部分。这些插件扩展了Yosys的功能，使其能够更好地支持特定的FPGA架构和设计流程。这些插件使得Yosys能够更好地支持FPGA设计流程中的特定任务，如参数读取、IO缓冲处理、时钟门控优化等，从而提高了Yosys在FPGA设计中的实用性和灵活性。

RTLIL::Design 类中有一个 modules 成员，它是一个 std::vector，存储设计中的所有模块。定义了 RTLIL::Module 类，它表示设计中的一个模块，是设计的基本构建块。可以理解为std::string，所有module、cell、port等结构的名称，均用此结构体表示，可以转为std::string和const char*RTLIL::Wire属于其子集。定义了 RTLIL::SigBit 类，它表示一个信号位，可以是一个线网的一部分或一个常量值。遍历模块中的所有连线。

FPGA中包含的tile类型，以xinlinx 7k为例，可以通过f4pga项目中的原语文件夹查看，主要包含以下这些：

对于一个新工具，以及学习源码，可以让ai帮忙分析。例如下面源码解读使用的kimi协助分析。

其中综合环节，其实包含转译、技术映射和优化，可参考。表 1 symbiflow工具链介绍。硬件逆向工程和设计自动化。封装、布局布线、时序分析。

下载，还有个abc依赖库需要单独下载，可以使用git submodule update --init --recursive进行下载。接着再对yosys-f4pga-plugin进行make即可。下载完成后，直接执行如下命令。使用git clone。

进入build的xilinx文件夹下，会有不同型号的板子，选择自己需要的板子，进入文件夹，执行make命令。以xc7k325t为例，这个过程会生成rr_graph_xc7k325t_test.cache、rr_graph_xc7k325t_test.lookahead.bin、rr_graph_xc7k325t_test.place_delay.bin、rr_graph_xc7k325t_test.rr_graph.real.bin。可以将它类比为gcc编译器，将c语言编译为计算机上的可执行程序。

刚学习FPGA的时候，有一大堆不知名的名词，即使查它的含义，但还是不明白它是做什么的，用在哪些地方，为什么要用，导致即使接受到大量信息，也无法理解，最根本的原因，是因为接受的是细枝末节的信息，没有去系统概括性的了解，导致对整体没有一个把握。对于任何需要新学的东西，都应该从宏观概括层面去了解，然后再根据实际需要，了解细枝末节的信息，本末倒置会导致浪费大量精力，却事倍工半。并且了解的内容，最好是资深人士写的，否则容易出现一些自己都没搞明白的人，写的文章误人子弟。

最后就是综合-->实现-->生成的自动化流程了，全部由make实现，在f4pga-arch-defs/build/xilinx/xc7/tests/buttons路径下，执行make file_xilinx_xc7_tests_buttons_buttons_arty100t_artix7_100t-xc7a100t-virt-xc7a100t-test_top.bit，最后生成top.bin。make env时，前半部分需要科学上网，后半部分如果报错，就关掉代理，正常上网即可下载。