liyingjie01的专栏

FPGA_LCD1602_verilog ——两忘而化其道（fei199311） 〇、前言 话说好像就是一年前，我用8051成功驱动了LCD1602，一年后的今天，我通过Verilog HDL描述了LCD1602的驱动电路，并在FPGA上实现了（注：参考并学习了《FPGA设计技巧与案例开发详解》）。一年匆匆而过，好快！！！今天有个新闻——《流浪夫妻背3000枚硬币到银行兑换 寄给

设计思路： 只用LCD进行写操作，写入指令和数据，所以RW一直为0；EN在lcd_clk的上升沿高电平。 这样只需要操作RS信号即可。 写入指令RS为0，写入数据RS为1. 重要之处是：lcd_clk的选择，这里选择的是10KHZ。（这里的主时钟是40MHZ的） 用状态机来写比较方便，其中有2个case语句，一个是对RS的控制和状态的转换，另一个是在对应状态写入数据的