本文介绍了FPGA中时钟信号的几种典型传输路径规则，包括全局时钟树(global clock tree)、区域时钟树(regional clock tree)、水平时钟线(horizontal clock line)以及I/O时钟树(I/O clock tree)等，并提供了进一步学习资源。
输入时钟路径规则：
Clock-capable input > BUFG > global clock tree
Clock-capable input > BUFH > horizontal clock line
Clock-capable input > CMT > BUFG > global clock tree
Clock-capable input > CMT > BUFR/BUFH > regional clock tree/horizontalclock line
Clock-capable input > BUFR > regional clock tree
Clock-capable input > BUFMR > BUFR > regional clock tree
Clock-capable input> BUFIO > I/O clock tree
Clock-capable input > BUFMR >BUFIOs > I/O clock tree
另外详细说明可参考ug472和一位大侠的中文解析：http://blog.youkuaiyun.com/lg2lh/article/details/45374653
扫一扫
2418
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
