7、纳米、量子与分子计算中的缺陷容忍技术探索

纳米、量子与分子计算中的缺陷容忍技术探索

在纳米、量子和分子计算领域，随着技术的不断发展，计算系统面临着缺陷密度高的挑战。传统可靠的计算架构已难以适应，需要新的方法让上层电路、架构和软件积极参与，以实现缺陷容忍。

实现缺陷容忍的方法

在纳米领域，极高的缺陷密度要求全新的制造计算系统方法。不能再像以往那样，仅因芯片有少量缺陷就丢弃，因为预计每个芯片都会有大量缺陷。因此，需要开发利用有缺陷芯片的方法，这也能降低制造过程的要求。以下是一些常见的实现缺陷容忍的方法：
1. 冗余与自适应替换
- 内存芯片 ：现代大容量高密度内存芯片会内置额外的行和列。制造完成后，通过测试定位故障行和列，然后用激光烧断旁路，用备用行或列替换。部分现代操作系统更进一步，检测到内存错误时，运行测试工具找出故障区域，存储数据时避开这些区域。但对于高缺陷密度的VLRFs，简单的行或列替换技术可能不够，因为很难找到无缺陷的较大区域，且这些设备不仅用于内存，还用于逻辑，逻辑结构不如内存规则，行替换技术效果不佳。
- 硬盘 ：现代硬盘通过设置多个备用磁盘块实现缺陷容忍。出厂时带有包含所有坏块位置和备用块信息的映射表，使用过程中，发现新的坏块会更新映射表。这种方法与针对VLRFs提出的方法类似。
2. 容错电路设计 ：可采用为容错电路设计开发的技术，如从简单的三模冗余或其他简单多数逻辑形式，到在替代稀疏码空间进行计算的更复杂电路，以纠正输出中的一定数量错误。然而，目前这些技术需要大量额外物理资源，会导致计算速度下降，且难以自动化，只有在缺陷数量低于一定阈