liehuf的博客

C语言的编译过程

liehuf — Tue, 24 Feb 2026 14:57:29 +0800

C语言编译过程

Verilog HDL程序设计

liehuf — Sat, 23 Aug 2025 20:36:08 +0800

Verilog HDL程序设计摘要 Verilog HDL设计包含三种建模方式：数据流建模通过assign语句描述信号流动，重点关注组合逻辑；行为级建模利用always/initial过程块和过程赋值实现算法描述，支持时序/组合逻辑；结构化建模通过模块实例化实现层次化设计，支持参数化模块和门级调用。三种方法各具特点：数据流建模简洁直观，行为级建模灵活强大，结构化建模层次清晰，开发者需根据设计需求灵活选用。关键注意事项包括：区分阻塞/非阻塞赋值、完整敏感列表、避免锁存器生成等，这些对正确实现硬件功能至关重要。

模块（Module）—— Verilog的“积木块”

liehuf — Fri, 22 Aug 2025 11:00:14 +0800

Verilog模块是数字电路设计的基本单元，类似乐高积木，通过组合实现复杂功能。每个模块包含声明、端口定义（input/output/inout）和逻辑描述三部分。模块实例化推荐使用命名连接(.端口名(信号名))提高可读性和可维护性。设计采用层次化方法，自顶向下逐步细化。测试通过Testbench完成，需生成时钟信号和测试激励，并监控输出结果。注意避免在always块中对wire赋值或实例化时端口顺序不匹配等常见错误。

Verilog HDL运算符和表达式

liehuf — Sat, 16 Aug 2025 21:51:23 +0800

本文介绍了Verilog HDL中常用的运算符和表达式

Verilog HDL基本数据类型

liehuf — Wed, 06 Aug 2025 11:16:00 +0800

本文介绍了Verilog HDL的基本数据类型及其硬件对应关系。Verilog数据类型分为物理数据类型和抽象数据类型两大类：物理数据类型包括连线型（wire、tri等）用于电路连接，寄存器型（reg）用于数据存储，存储器型（reg数组）用于RAM/ROM建模；抽象数据类型（integer、real、parameter等）主要用于仿真辅助设计。文章通过对比表格和示例代码，详细说明了各类型的特点、声明方式和使用场景，并总结了"连线用wire，存储用reg"的黄金法则，同时指出了常见的错误用法

Verilog HDL语言基本要素

liehuf — Sat, 02 Aug 2025 22:49:43 +0800

Verilog HDL语言基本要素摘要：Verilog HDL包含空白符（编译时忽略）、注释（单行//和多行/* */）、标识符（字母数字$ _组成，区分大小写）和关键字（小写保留字）。数字表示支持4种逻辑状态（0/1/x/z），整数格式为<位宽>'<基数><数值>（如8'b1010_1101），实数支持小数和科学计数法。转义标识符以\开头允许特殊字符命名。规范命名和合理使用注释可提高代码可读性。

我用 51 单片机做了一个“空调控制器”：红外遥控 + PWM 风扇调速（项目开源）

liehuf — Tue, 24 Jun 2025 22:48:40 +0800

本文介绍了一个基于STC90C516RD+单片机的简易恒温控制系统项目。系统具备温度采集、PWM风扇调速、LCD显示、红外遥控等功能模块，支持自动控温和手动调速两种模式。作者分享了硬件组成（包括DS18B20传感器、LCD1602等）和软件控制流程，重点记录了PWM调速、温度采集等调试经验。该项目已在GitHub开源，包含完整源码和文档。作者强调嵌入式系统开发中系统整合与调试的重要性，认为解决兼容性问题才是工程师的核心能力体现。欢迎嵌入式爱好者交流探讨。