or1200处理器中的特殊寄存器

最新推荐文章于 2025-02-19 09:49:15 发布
最新推荐文章于 2025-02-19 09:49:15 发布
阅读量4k 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： 软核处理器or1200内部设计分析 文章标签： or1200 软核处理器 步步惊芯 Or1200 openrisc 软核处理 软核 开源
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/leishangwen/article/details/23348085
本文详细介绍了OR1200软核处理器中的特殊寄存器，包括11组中的VR、UPR、NPC、SR等重要寄存器的功能、访问权限及其在用户模式和特权模式下的差异。同时，提到了OR1200在特殊寄存器实现上的差异，如未实现的性能计数单元和所有特殊寄存器在用户模式下均可读取的情况。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

以下内容摘自《步步惊芯——软核处理器内部设计分析》一书


      OR1200中的寄存器分为两类：通用寄存器r0-r31、特殊寄存器。特殊寄存器又分为11组，在本书第1.3.3节简单地列出了所有的特殊寄存器组。从列表中可以发现除第0组外的其余特殊寄存器组都是与具体的硬件模块相关联的，比如：第2组特殊寄存器与指令MMU有关、第4组特殊寄存器与指令缓存ICache有关、第9组特殊寄存器与中断控制单元PIC有关。

      OR1200有两种工作模式：用户模式、特权模式，在这两种模式下对特殊寄存器的访问权限不同，第0组特殊寄存器中的SR寄存器的SM位（即SR[SM]）决定了OR1200当前处于何种模式，其值为1表示OR1200处于特权模式，其值为0表示OR1200处于用户模式。表5.1列出了每一组特殊寄存器中具体的寄存器，以及在两种模式下的访问权限。




      有如下几点说明：

      （1）其中的读写权限是OR1200手册中描述的，也是OpenRISC 1000架构所设计的，但在OR1200的实现中没有按照设计实现，比如在表5.1中有的特殊寄存器在用户模式下是不能读取的，在OR1200中并没有考虑到这一点，所有的特殊寄存器都可以在用户模式下读取。我们在分析SPRS模块的时候会发现这一点。

最低0.47元/天 解锁文章

200万优质内容无限畅学
or1200中特殊寄存器访问类指令说明
leishangwen的专栏
04-15 2059
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 特殊寄存器访问类指令说明       OR1200中特殊寄存器访问类指令只有两条：l.mfspr、l.mtspr。如表5.5所示。 l.mfspr指令       l.mfspr指令与上一章数据处理类指令的最大不同就是l.mfspr的执行阶段需要两个时钟周期，所以会暂停流水线。执
or1200处理器的数据流图
leishangwen的专栏
05-08 1934
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       完整的OR1200处理器流水线数据通路图，如图9.12所示，图中显示了数据处理类、特殊寄存器访问类、转移类、异常处理类、乘法除法类、加载存储类指令处理过程中流水线各个阶段的数据流转。       （1）取指阶段：GENPC模块计算指令地址，然后通过指令Wishbone总线从指令存储器中取得指令，
OR1200处理器
04-26
处理器，其特点是利用硬件描述语言编写的CPU,仅供参考学习。
PLC1200寄存器分类、作用及寄存器地址编程
cantang13的博客
02-19 1525
以上只是一些常见的PLC1200寄存器分类，具体的寄存器类型和分类方式可能会根据具体的应用和PLC型号而有所不同。
开源处理器or1200 Verilog源代码
05-25
开源处理器 源代码 Verilog版 OR1200_UPR_IMP_BITS 4 `define OR1200_UPR_MP_BITS 5 `define OR1200_UPR_DUP_BITS 6 `define OR1200_UPR_PCUP_BITS 7 `define OR1200_UPR_PMP_BITS 8 `define OR1200_UPR_PICP_BITS 9 `define OR1200_UPR_TTP_BITS 10 `define OR1200_UPR_RES1_BITS 23:11 `define OR1200_UPR_CUP_BITS 31:24 // UPR values `define OR1200_UPR_UP 1'b1 `ifdef OR1200_NO_DC `define OR1200_UPR_DCP 1'b0 `else `define OR1200_UPR_DCP 1'b1 `endif `ifdef OR1200_NO_IC `define OR1200_UPR_ICP 1'b0 `else `define OR1200_UPR_ICP 1'b1 `endif `ifdef OR1200_NO_DMMU `define OR1200_UPR_DMP 1'b0 `else `define OR1200_UPR_DMP 1'b1 `endif `ifdef OR1200_NO_IMMU `define OR1200_UPR_IMP 1'b0 `else `define OR1200_UPR_IMP 1'b1 `endif `define OR1200_UPR_MP 1'b1 // MAC always present `ifdef OR1200_DU_IMPLEMENTED `define OR1200_UPR_DUP 1'b1 `else `define OR1200_UPR_DUP 1'b0 `endif `define OR1200_UPR_PCUP 1'b0 // Performance counters
or1200微处理器VerilogHDL代码
03-20
开源处理器源代码，学习优秀的代码编写 ////////////////////////////////////////////////////////////////////// //// //// //// OR1200's ALU //// //// //// //// This file is part of the OpenRISC 1200 project //// //// http://www.opencores.org/cores/or1k/ //// //// //// //// Description //// //// ALU //// //// //// //// To Do: //// //// - make it smaller and faster //// //// //// //// Author(s): //// //// - Damjan Lampret, lampret@opencores.org //// //// //// ////////////////////////////////////////////////////////////////////// //// //// //// Copyright (C) 2000 Authors and OPENCORES.ORG //// //// //// //// This source file may be used and distributed without //// //// restriction provided that this copyright statement is not //// //// removed from the file and that any derivative work contains //// //// the original copyright notice and the associated disclaimer. //// //// //// //// This source file is free software; you can redistribute it //// //// and/or modify it under the terms of the GNU Lesser General //// //// Public License as published by the Free Software Foundation; //// //// either version 2.1 of the License, or (at your option) any //// //// later version. //// //// //// //// This source is distributed in the hope that it will be //// //// useful, but WITHOUT ANY WARRANTY; without even the implied //// //// warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR //// //// PURPOSE. See the GNU Lesser General Public License for more //// //// details. //// //// //// //// You should have received a copy of the GNU Lesser General //// //// Public License along with this source; if not, download it //// //// from http://www.opencores.org/lgpl.shtml //// //// //// //////////////////////////////////////////////////////////////////////
OR1200处理器的可编程中断控制器PIC分析
leishangwen的专栏
07-03 2323
可编程中断控制器Programmable Interrupt Controller（PIC）用来响应各种中断事件，如：键盘事件、串口数据到达等，PIC收集所有的中断，并通知CPU中断到达，后者转入到中断处理例程进行处理。OR1200最多支持32个中断。其功能实现主要依靠两个特殊寄存器：中断屏蔽寄存器PICMR、中断状态寄存器PICSR。通过PICMR可以设置是否屏蔽某些中断，通过PICSR可以知道中断源的信息。
or1200处理器的SPRS模块详细分析
leishangwen的专栏
04-16 2324
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       前面两节以访问映射到SPR地址空间的通用寄存器为例分别介绍了l.mfspr、l.mtspr指令的一般过程，访问其余特殊寄存器的取指、译码阶段与上述都是一样的，只是执行阶段与特殊寄存器所在模块有关，将在分析具体模块的时候再行分析，但是无论访问哪个模块中的特殊寄存器，都涉及到SPRS模块。SPRS在指令l.mfspr、l
特殊功能寄存器
mhwgonx的博客
11-01 1152
含义：Special Function Register特殊功能寄存器 单片机内对各个功能进行管理，控制，监视。一种数据类型。 51头文件中的表示： #ifndef AT89X52_HEADER_FILE #define AT89X52_HEADER_FILE 1 /*------------------------------------------------ Byte Reg
OR1200处理器的Store Buffer分析
leishangwen的专栏
06-27 2894
SB的作用是通过缓冲存储操作，从而加快存储操作。其原理是这样的：当执行存储操作时，可能需要通过WB_BIU将要写的数据写入外部Memory，尤其是在通写法模式下，每次执行存储操作都要将数据写入外部Memory，这样会等待外部Memory完成存储操作，在此期间，CPU处于暂停状态，降低了CPU的效率，引入SB后，如果是存储操作，那么SB模块将本次操作保存起来，同时立即向DCache返回一个存储完成信号（dcsb_ack_o为1），使得CPU可以继续执行，然后SB模块会接着完成被其保存起来的存储操作。在SB内部
or1200处理器对数据相关的处理方法
leishangwen的专栏
04-01 1884
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       上文中提到过流水线相关的问题，本节将对流水线相关的问题进行说明。流水线中经常有一些被称为“相关”的情况发生，它使得指令序列中下一条指令无法按照设计的时钟周期执行，这些“相关”会降低流水线的性能。流水线中的相关分为三种类型：       （1）结构相关：指令在执行的过程中，由于硬件资源满足不了指令执行的要求，发生硬件
or1200处理器的数据处理类指令说明
leishangwen的专栏
04-04 2285
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       在笔者的分类中，数据处理类指令有48条。表4.1给出了OR1200中实现的所有算术处理类指令及其说明。       笔者将OR1200的数据处理类指令再细分为如下类别：   比较指令 l.sfeq、l.sfeqi、l.sfges、l.sfgesi、l.sfgeu、l.sf
OR1200代码组织
leishangwen的专栏
03-19 2375
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       使用SVN从地址http://opencores.org/ocsvn/openrisc/openrisc可以得到最新的OR1200代码。本书以OR1200的Rel3这个版本为例进行分析，在Rel3版本中有一个浮点处理单元FPU，但这不是OR1200的一部分，是另外一个开源项目，所以本书不分析FPU。下载后进入branch
特殊功能寄存器操作指令
weixin_51332399的博客
03-11 359
特殊功能寄存器操作指令
基于OR1200开源软核处理器的简单SoC系统设计,FPGA与仿真实现，UART、GPIO、定时器等外设，基于wishbone总线
wcy
04-05 490
① OR1200处理器② wishbone总线③ 定时/计数器模块（PTC）④ 串口模块（UART）⑤ 锁相环模块（PLL）⑥ GPIO接口模块⑦ 片上存储器模块（on chip memory）
西门子PLC笔记—特殊标志寄存器
热门推荐
LAPLAInc的博客
05-06 4万+
特殊标志继电器用“SM”表示，特殊标志继电器区根据功能和性质不同具有位、字节、字和双字操作方式。其中SMB0、SMB1为系统状态字，只能读取其中的状态数据，不能改写，可以位寻址。系统状态字中部分常用的标志位说明如下： SM0.0：始终接通； SM0.0：扫描后一直为1 SM0.1：首次扫描为1，以后为0，常用来对程序进行初始化； SM0.2：当机器执行数学运算的结果为负时，该位被置1； ...
OpenRisc-48-or1200的SPRS模块分析
Rill的专栏
08-27 4739
引言之前，我们在分析or1200的WB模块时（http://blog.youkuaiyun.com/rill_zhen/article/details/10220619），介绍了OpenRISC的GPRS（general purpose register set）。除了GPRS之外，大多数的CPU还有SPRS（special purpose register set）。在分析完or1200的数据通路之后，从本
OpenRISC与Or1200介绍
leishangwen的专栏
03-18 4824
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 1、OpenRISC 1000架构       OpenRISC项目包括OpenRISC 1000、OpenRISC 2000两个子项目，OpenRISC 1000项目产生了OpenRISC 1000架构，OR1200就是符合OpenRISC1000架构的处理器，本小节将简单介绍OpenRISC 1000架构。
or1200开发环境的安装
leishangwen的专栏
03-20 3758
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书             主要是GNU开发工具链的安装，有了GNU工具链提供的工具，我们可以在Linux环境下将汇编、C代码编译成OR1200平台的可执行代码，这就是交叉编译的过程。有了OR1200的可执行代码，就能够在OR1200模拟器OR1KSim中运行该可执行代码，观察其是否如预期那样执行。        在介绍GN
Cortex-M系列中VTOR寄存器的工作机制是什么？
最新发布
07-22
根据引用[1]，VTOR（向量表偏移寄存器）是Cortex-M3和Cortex-M4处理器中的一个可编程寄存器，用于实现向量表重定向功能。默认情况下，向量表从地址0开始，但通过VTOR，我们可以将向量表重定位到其他地址，例如SRAM或...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值