or1200处理器的数据处理类指令说明

最新推荐文章于 2021-05-23 14:03:58 发布
原创 最新推荐文章于 2021-05-23 14:03:58 发布 · 2.2k 阅读 · 4 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Or1200 openrisc 软核处理 #步步惊芯 #or1200 软核处理器 #软核 #处理器

本文详细介绍了OR1200处理器的数据处理类指令，包括比较、移位、逻辑运算、算术运算及数据传送等，提供助记符解析帮助理解。通过对指令的分类和解释，便于掌握OR1200软核处理器的使用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

以下内容摘自《步步惊芯——软核处理器内部设计分析》一书


      在笔者的分类中，数据处理类指令有48条。表4.1给出了OR1200中实现的所有算术处理类指令及其说明。




      笔者将OR1200的数据处理类指令再细分为如下类别：

  •   比较指令

l.sfeq、l.sfeqi、l.sfges、l.sfgesi、l.sfgeu、l.sfgeui、l.sfgts、l.sfgtsi、l.sfgtu、l.sfgtui、l.sfleu、l.sfleui、l.sfles、l.sflesi、l.sflts、l.sfltsi、l.sfltu、l.sfltui、l.sfne、l.sfnei

  •   移位指令

l.rori、l.sll、l.slli、l.sra、l.srai、l.srl、l.srli

  •   逻辑运算指令

l.and、l.andi、l.or、l.ori、l.xor、l.xori

  •   算术运算指令

l.

最低0.47元/天 解锁文章

200万优质内容无限畅学
OR1200代码组织
leishangwen的专栏
03-19 2375
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       使用SVN从地址http://opencores.org/ocsvn/openrisc/openrisc可以得到最新的OR1200代码。本书以OR1200的Rel3这个版本为例进行分析，在Rel3版本中有一个浮点处理单元FPU，但这不是OR1200的一部分，是另外一个开源项目，所以本书不分析FPU。下载后进入branch
or1200处理器的数据流图
leishangwen的专栏
05-08 1934
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       完整的OR1200处理器流水线数据通路图，如图9.12所示，图中显示了数据处理类、特殊寄存器访问类、转移类、异常处理类、乘法除法类、加载存储类指令处理过程中流水线各个阶段的数据流转。       （1）取指阶段：GENPC模块计算指令地址，然后通过指令Wishbone总线从指令存储器中取得指令，
OpenRISC（or1200）指令集整理
11-04
OpenRISC指令集的中文翻译，想研究OpenRISC的是一个不错的资料
OR1200处理器
04-26
处理器，其特点是利用硬件描述语言编写的CPU,仅供参考学习。
开源处理器or1200 Verilog源代码
05-25
开源处理器 源代码 Verilog版 OR1200_UPR_IMP_BITS 4 `define OR1200_UPR_MP_BITS 5 `define OR1200_UPR_DUP_BITS 6 `define OR1200_UPR_PCUP_BITS 7 `define OR1200_UPR_PMP_BITS 8 `define OR1200_UPR_PICP_BITS 9 `define OR1200_UPR_TTP_BITS 10 `define OR1200_UPR_RES1_BITS 23:11 `define OR1200_UPR_CUP_BITS 31:24 // UPR values `define OR1200_UPR_UP 1'b1 `ifdef OR1200_NO_DC `define OR1200_UPR_DCP 1'b0 `else `define OR1200_UPR_DCP 1'b1 `endif `ifdef OR1200_NO_IC `define OR1200_UPR_ICP 1'b0 `else `define OR1200_UPR_ICP 1'b1 `endif `ifdef OR1200_NO_DMMU `define OR1200_UPR_DMP 1'b0 `else `define OR1200_UPR_DMP 1'b1 `endif `ifdef OR1200_NO_IMMU `define OR1200_UPR_IMP 1'b0 `else `define OR1200_UPR_IMP 1'b1 `endif `define OR1200_UPR_MP 1'b1 // MAC always present `ifdef OR1200_DU_IMPLEMENTED `define OR1200_UPR_DUP 1'b1 `else `define OR1200_UPR_DUP 1'b0 `endif `define OR1200_UPR_PCUP 1'b0 // Performance counters
or1200微处理器VerilogHDL代码
03-20
开源处理器源代码，学习优秀的代码编写 ////////////////////////////////////////////////////////////////////// //// //// //// OR1200's ALU //// //// //// //// This file is part of the OpenRISC 1200 project //// //// http://www.opencores.org/cores/or1k/ //// //// //// //// Description //// //// ALU //// //// //// //// To Do: //// //// - make it smaller and faster //// //// //// //// Author(s): //// //// - Damjan Lampret, lampret@opencores.org //// //// //// ////////////////////////////////////////////////////////////////////// //// //// //// Copyright (C) 2000 Authors and OPENCORES.ORG //// //// //// //// This source file may be used and distributed without //// //// restriction provided that this copyright statement is not //// //// removed from the file and that any derivative work contains //// //// the original copyright notice and the associated disclaimer. //// //// //// //// This source file is free software; you can redistribute it //// //// and/or modify it under the terms of the GNU Lesser General //// //// Public License as published by the Free Software Foundation; //// //// either version 2.1 of the License, or (at your option) any //// //// later version. //// //// //// //// This source is distributed in the hope that it will be //// //// useful, but WITHOUT ANY WARRANTY; without even the implied //// //// warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR //// //// PURPOSE. See the GNU Lesser General Public License for more //// //// details. //// //// //// //// You should have received a copy of the GNU Lesser General //// //// Public License along with this source; if not, download it //// //// from http://www.opencores.org/lgpl.shtml //// //// //// //////////////////////////////////////////////////////////////////////
第4章 数据处理类指令剖析.pdf
10-10
4.6节深入探讨了算术逻辑单元(ALU)，它是执行数据处理指令的核心部件，根据不同的操作码执行相应的运算。ALU的设计直接影响到指令执行的效率和灵活性。 4.7节讨论了流水线中的数据相关问题，比如前向和后向数据传递...
or1200处理器verilog源代码
05-24
OR1200处理器是一款基于RISC（精简指令集计算机）架构的CPU核心，它在许多嵌入式系统和SoC（系统级芯片）设计中广泛应用。Verilog是一种硬件描述语言，常用于数字电路的设计、验证和实现，包括处理器这样的复杂逻辑...
OR1200处理器的Store Buffer分析
leishangwen的专栏
06-27 2896
SB的作用是通过缓冲存储操作，从而加快存储操作。其原理是这样的：当执行存储操作时，可能需要通过WB_BIU将要写的数据写入外部Memory，尤其是在通写法模式下，每次执行存储操作都要将数据写入外部Memory，这样会等待外部Memory完成存储操作，在此期间，CPU处于暂停状态，降低了CPU的效率，引入SB后，如果是存储操作，那么SB模块将本次操作保存起来，同时立即向DCache返回一个存储完成信号（dcsb_ack_o为1），使得CPU可以继续执行，然后SB模块会接着完成被其保存起来的存储操作。在SB内部
OR1200开源CPU源代码分析
08-08
附件OR1200开源CPU源代码分析，里面包含OR1200开源代码分析，是用verilog写成。
c语言转为or1200汇编语言,OpenRisc-67-OR的汇编
weixin_29904489的博客
05-23 234
引言之前我们写过OR的裸机程序，写过基于OR的linux设备驱动程序，也反汇编过OR的机器码。本小节，我们将通过一个简单的实验，对OR的汇编(指令集)做一个简单的梳理和測试。1，基本思想要想了解OR的指令集，事实上仅仅要查查OpenRISC architecture manual就能够了，可是不是最好的熟悉方式，也没有必要将其全部指令集记下来。我觉得，通过一个实际的project或者样例，从中了解...
Openrisc的or1200
weixin_34062469的博客
12-20 347
1 什么是OpenRISC OpenRISC 是硬件开源社区opencores开发的RISC指令集处理器架构，包括32 bits 的Openrisc1000 和64 bitsOpenrisc 2000. 目前只实现了32bits or1200处理器。所以，在实际中Openrisc实际指的就是or1200. 2 什么是ORPSOC 有了or1200处理器，就可以用其搭建SOC芯片了，Opencore...
or1200处理器对数据相关的处理方法
leishangwen的专栏
04-01 1884
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       上文中提到过流水线相关的问题，本节将对流水线相关的问题进行说明。流水线中经常有一些被称为“相关”的情况发生，它使得指令序列中下一条指令无法按照设计的时钟周期执行，这些“相关”会降低流水线的性能。流水线中的相关分为三种类型：       （1）结构相关：指令在执行的过程中，由于硬件资源满足不了指令执行的要求，发生硬件
OR1200指令Cache使用举例
leishangwen的专栏
06-16 1638
同第10章分析MMU的方法一样，本章也是采用情景分析法，通过对使用ICache的各种情景的分析以实现对ICache模块剖析。使用ICache的情景有如下几种： （1）l.mtspr指令写ICBIR （2）指令取指阶段ICache失靶 （3）指令取指阶段ICache命中 （4）指令取指阶段，目的指令所在的内存页禁止缓存 上述四种情景中，情景（1）在流水线的执行阶段使用到了ICache，情景（2）、（3）、（4）在流水线的取指阶段使用到了ICache。
OpenRISC与Or1200介绍
leishangwen的专栏
03-18 4825
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 1、OpenRISC 1000架构       OpenRISC项目包括OpenRISC 1000、OpenRISC 2000两个子项目，OpenRISC 1000项目产生了OpenRISC 1000架构，OR1200就是符合OpenRISC1000架构的处理器，本小节将简单介绍OpenRISC 1000架构。
or1200处理器中的特殊寄存器
leishangwen的专栏
04-10 4051
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       OR1200中的寄存器分为两类：通用寄存器r0-r31、特殊寄存器。特殊寄存器又分为11组，在本书第1.3.3节简单地列出了所有的特殊寄存器组。从列表中可以发现除第0组外的其余特殊寄存器组都是与具体的硬件模块相关联的，比如：第2组特殊寄存器与指令MMU有关、第4组特殊寄存器与指令缓存ICache有关、第9组特殊寄存器
or1200中加载存储类指令说明
leishangwen的专栏
05-07 1547
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       OR1200中实现的加载存储类指令有8条，每条指令的作用与说明如表9.1所示。       说明一点：在第2章建立的最小系统没有配置使用MMU，所以有效地址等于物理地址。       加载存储类指令的助记符也很好理解记忆，第一位是’s’表示存储指令，’l’表示加载指令；第二位是’b’表示对字节操作
or1200处理器中的转移类指令介绍
leishangwen的专栏
04-17 1472
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 延迟槽       在第4章介绍流水线相关的时候，提到有三种相关：数据相关、结构相关、控制相关。其中控制相关指流水线中的转移指令或者其他需要改写PC的指令造成的相关。这些指令改写了PC值，所以下一条执行的指令可能会发生变化，如果下一条执行的指令地址不是当前指令地址加4，那么流水线处于译码阶段的指令就无效，需要重新取指。如图
or1200处理器的SPRS模块详细分析
leishangwen的专栏
04-16 2325
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书       前面两节以访问映射到SPR地址空间的通用寄存器为例分别介绍了l.mfspr、l.mtspr指令的一般过程，访问其余特殊寄存器的取指、译码阶段与上述都是一样的，只是执行阶段与特殊寄存器所在模块有关，将在分析具体模块的时候再行分析，但是无论访问哪个模块中的特殊寄存器，都涉及到SPRS模块。SPRS在指令l.mfspr、l
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值