目录
课程来源
mooc 华中科大团队 计算机硬件系统设计 基于logisim
https://www.icourse163.org/course/HUST-1205809816?tid=1206906216
总结
学习路径
定义(映射是地址的映射)->基于camera建立对三种mapping的感性认识->基于读写策略图片(后附地址)学习valid, dirty段意义->基于计算题学习memory address中的index和set的对应关系以及各段的位数->明白写入cache的clk里,上升沿写入,下降沿读出,而单纯读出是上升沿读出,下降沿无动作->明白LRU采用淘汰标志而不是访问标志的原因
设计路径
address divide->load flag computation(Miss generate)->store flag computation->clear flag computation->connecting->DataOut generate->Debug: 如果校验和不等于32640,就放慢频率,观察哪个地址/寄存器出错
&

本文是华中科大计算机硬件系统设计课程的学习笔记,重点介绍了4路组相联Cache的设计过程。从地址映射、读写策略、难点解决到Debug阶段,详细阐述了Cache的工作原理和设计细节,包括CAM和SRAM的作用,以及LRU策略的实现。
最低0.47元/天 解锁文章
1万+

被折叠的 条评论
为什么被折叠?



