cache_estimate

/* Cal the num objs, wastage, and bytes left over for a given slab size. */
在页的阶为 gfporder,每个对象大小为size的条件下:
本函数负责计算对象的数目,浪费的空间,以及在所给的slab中剩余的空间。
计算出来后,外层函数评估此时对象个数,浪费的大小是否能够接受,如果不能接受,则
需要调整gfporder,重新调用此函数进行计算。

static void kmem_cache_estimate (unsigned long gfporder, size_t size,int flags, size_t *left_over, unsigned int *num)
{
    int i;
    size_t wastage = PAGE_SIZE<<gfporder;
    size_t extra = 0;
    size_t base = 0;

    if(!(flags & CFLGS_OFF_SLAB)) {
        base = sizeof(slab_t);
        extra = sizeof(kmem_bufctl_t);
    }

    i = 0;

    /*-- L1_CACHE_ALIGN 是计算L1 CACHE对齐的
         L1_CACHE 有许多线( cache line )每一个线可以同时传输多个字节,比如16,32
         如果进行L1 CACHE对齐可以使得对象不占用过多的线,不知道是否可以加快速度??
    */

    while(i*size + L1_CACHE_ALIGN(base+i*extra) <= wastage)
        i++;

    if(i > 0)
        i--;

    if(i > SLAB_LIMIT)
        i = SLAB_LIMIT;

    *num = i;
    wastage -= i*size;
    wastage -= L1_CACHE_ALIGN(base+i*extra);
    *left_over = wastage;计算出来的浪费的空间
}

内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计与实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分组成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个组成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值