<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[lcococola的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/lcococola</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; lcococola]]></copyright><item><title><![CDATA[Quartus Prime pro17.1 & ModelSim-Intel FPGA 10.5c 仿真]]></title><link>https://blog.youkuaiyun.com/lcococola/article/details/118567487</link><guid>https://blog.youkuaiyun.com/lcococola/article/details/118567487</guid><author>lcococola</author><pubDate>Fri, 09 Jul 2021 16:04:24 +0800</pubDate><description><![CDATA[Quartus Prime pro17.1 &amp; ModelSim-Intel FPGA 10.5c 仿真
之前所用到的quartus是15.0版本的，可以在软件内配置好testbench后直接点击“Run Function simulation”以运行ModelSim进行功能仿真（即前仿真），但这次在使用pro17.1版本时遇到了一些问题，现将问题情况以及解决过程和方法记录如下。
两种常规方法及所遇到的问题
1.https://blog.youkuaiyun.com/qq_41612661/article/de]]></description><category></category></item><item><title><![CDATA[ModelSim10.5c仿真详细过程]]></title><link>https://blog.youkuaiyun.com/lcococola/article/details/118602815</link><guid>https://blog.youkuaiyun.com/lcococola/article/details/118602815</guid><author>lcococola</author><pubDate>Fri, 09 Jul 2021 15:34:17 +0800</pubDate><description><![CDATA[ModelSim10.5c仿真详细过程记录
在学习使用QuartusPrime pro17.1时，发现仿真过程和低版本软件有所不同，查阅许多资料后了解到可以舍弃直接用Quartus调用ModelSim进行联合调试的方法，改为直接从ModelSim中打开testbench文件进行仿真调试，现将学习过程记录如下。
参考：Modelsim超级详细教程 手把手教一看就会



先建立一个library工作库，命名为work，方法：File-new-library.（只在第一次创建时需要这一步，如果左下方]]></description><category></category></item><item><title><![CDATA[使用Verilog语言生成7位伪随机码]]></title><link>https://blog.youkuaiyun.com/lcococola/article/details/114589493</link><guid>https://blog.youkuaiyun.com/lcococola/article/details/114589493</guid><author>lcococola</author><pubDate>Tue, 09 Mar 2021 17:07:11 +0800</pubDate><description><![CDATA[7位伪随机码的生成]]></description><category></category></item><item><title><![CDATA[Verilog语言生成4位伪随机码]]></title><link>https://blog.youkuaiyun.com/lcococola/article/details/114412577</link><guid>https://blog.youkuaiyun.com/lcococola/article/details/114412577</guid><author>lcococola</author><pubDate>Fri, 05 Mar 2021 20:56:37 +0800</pubDate><description><![CDATA[使用Verilog语言生成4位伪随机码]]></description><category></category></item></channel></rss>