用Modelsim进行仿真（独热码状态机、SR锁存器延迟模型、位移除法器模型）

最新推荐文章于 2025-11-11 11:18:04 发布
原创 最新推荐文章于 2025-11-11 11:18:04 发布 · 722 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#程序人生

以独热码状态机为例
1.用Modelsim软件，点击文件，新建一个工程，如图在这里插入图片描述

2.重命名为work,点击OK，如图
在这里插入图片描述

3.点击新建一个文档，第一个，改变类型为VERILOG，点击OK
在这里插入图片描述

4.接着就开始输入代码，如图
在这里插入图片描述

5.开始运行。运行成功后就会打勾，如图
在这里插入图片描述

6.开始进行编译，选择要编译的文件，如图
在这里插入图片描述
7.开始进行仿真，添加到Wave波形图中，如图
在这里插入图片描述
8.改变数值，就可以得到波形图

最低0.47元/天 解锁文章
Mi Manchi515
关注
Modelsim仿真
qq_54046303的博客
06-11 753
一，实验目的 1.独热码状态机 2.SR锁存器延迟模型 3.移位除法器 二，实验工具 Modelsim 三，实验代码 实验一代码 module ex8_1(clock,reset,x,y1,y2) ; input clock,reset; input x; output y1,y2; reg y1,y2; reg [3:0] cstate,nstate; parameter s0=4'b0001,s1=4'b0010, s2=4'b0100,s3=4'b1000;
【工程源码】基于FPGA在Modelsim仿真中显示状态机名称的3种方法
zgmxs的专栏
02-21 1151
经过网上的搜索及自己的实验，总结在Modelsim仿真中显示状态机名称的三种方法。下面以一个具体的实例进行讲解。 实例功能：引入状态机实现2分频，这里使用状态机完全只是为了说明如何在仿真中显示状态机名称。 状态转移图： 设计文件代码： 1 module fsm( 2 input clk, 3 ...
实例7-1 SR锁存器延迟模型
weixin_56125507的博客
06-24 1155
一、实验要求：用Modlsim进行设计测试模块仿真实验 二、实验内容：采用门级建模语句实现一个SR锁存器，主要体现延迟时间的问题 三、基本SR锁存器的电路图 四、实验工具 电脑、moelsim软件等 五、实验视频 https://b23.tv/nNJKwI 六、实验仿真结果图 七、实验代码 1、仿真代码 module my_rs (reset,set,q,qbar); input reset,set; output q,qbar; nor # (1) n1 (q,reset,qbar); nor
matlab中sr锁存器,VHDL中的简单SR锁存器仿真（带Xilinx）不会振荡
weixin_39875675的博客
03-16 1055
我已经了解到，当S和R在它们在下面的电路VHDL代码中仅为'1'时均为'0'时，SR锁存器会发生振荡。VHDL中的简单SR锁存器仿真(带Xilinx)不会振荡这里是SRLATCHlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity SRLATCH_VHDL isport(S : in STD_LOGIC;R : in STD_LOGIC;Q : inout...
modelsim仿真状态机的do脚本编写
cigarliang1的博客
06-11 371
如下示例： quit -sim .main clear vlib work vlog tb_dp_ctrl.v vlog ./../design/*.v vsim -novopt work.tb_dp_ctrl add wave tb_dp_ctrl/DP_CTRL_INST/* virtual type { {8'd1 IDLE ...
数字IC设计中的翻转型锁存器实现与性能分析
对翻转型锁存器进行深入研究和分析，有助于提高数字电路设计的性能和可靠性。 ## 1.2 研究意义 翻转型锁存器在数字IC设计中起着至关重要的作用，其性能直接影响到整个电路的运行稳定性和时序准确性。通过研究翻转型...
10、基于FPGA的PSO优化/可调PID模糊逻辑控制器设计
最新发布
1a2s3d4f5g的博客
11-11 25
本文提出了一种基于FPGA的PSO优化可调PID模糊逻辑控制器（PIDFC）设计，通过将PIDFC构建为比例-微分（PDFC）和比例-积分（PIFC）模糊控制器的并行结构，显著减少了规则数量和芯片资源占用，实现了高速处理与小尺寸硬件集成。设计中引入调谐增益块，支持在线调整缩放增益，并采用粒子群优化（PSO）算法对控制器参数进行最优调节，提升了系统响应性能。实现了6位和8位两种精度版本的控制器，在多个线性和非线性系统中进行了仿真测试，结果表明8位版本在响应平滑度、稳态误差和与Matlab软件基控制器的接近程度
基于Verilog的毛刺消除与输入消抖设计及仿真
核心模块可能包含以下几个部分：顶层接口定义（input signal, clk, rst_n, output clean_signal）、多级同步器（用于跨时钟域同步并减少亚稳态风险）、去毛刺状态机或计数器逻辑、以及输出锁存单元。Verilog代码应...
ModelSim仿真浮点除法器结果错误
jj1481564052的专栏
03-31 1035
ModelSim仿真浮点除法器结果如下： 可以发现该模块误差很大。 修正方法为： 在生成浮点除法器IP核时还生成了一个hex文件，ModelSim仿真时需要将该文件添加到ModelSim仿真工程中。输出为： ...
SR锁存器与D型触发器的原理及仿真
Pijiojio的博客
11-21 6867
SR锁存器（Set-Reset Latch）属于静态存储单元的一种。一般由两个或非门或与非门组成。
ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。
09-24
ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。
使用ModelSim自动生成状态机FSM的状态转换图
热门推荐
彬彬有礼的专栏
09-01 2万+
HDL代码设计中重要的内容之一就是设计程序的状态机FSM，状态转换控制着整个程序的流程，为了理解程序，我们经常需要把状态机的状态转换图画出来，这样看起来很直观，但是，有没有办法自动生成状态转换图呢？ 在ISE或者ModelSim中有没有这样的工具呢？ 答案是肯定的，ModelSim中即有这样的工具，下面以ISE13.4和ModelSim6.5为例，使用一段最简单的状态机代码说明如何操作来自动生
Verilog语法_5(状态机、modelsim自动化仿真高级部分和后仿真)
dengshuai_super的博客
09-23 3016
September 23, 2016 作者：dengshuai_super 出处：http://blog.youkuaiyun.com/dengshuai_super/article/details/52639392 声明：转载请注明作者及出处。检测11101序列,如果检测到了这个序列输出高脉冲状态迁移图如图所示： //mealy.v //检测11101序列,如果检测到了这个序列输出高脉冲 modu
FPGA状态机设计：流水灯实现、Modelsim仿真、HDLBits练习
star68_的博客
04-07 1370
一、状态机思想1.概念状态机（Finite State Machine, FSM）是计算机科学和工程领域中的一种抽象模型，用于描述系统在不同状态之间的转换逻辑。其核心思想是。2.状态机的分类（1）Moore型状态机输出仅由当前状态决定。例如：交通灯的颜色（状态）直接决定输出。（2）Mealy型状态机输出由当前状态和输入事件共同决定。例如：自动售货机根据投币金额（事件）和当前状态计算找零。二、状态机思想实现LED流水灯1.用状态机思想重写LED流水灯的FPGA代码。
数字电路基础（锁存器+触发器）+Proteus仿真
usjjjsj的博客
09-25 4662
（1）为了适应单端输入信号的需要，且克服SR触发器中SR=0这一约束条件的限制，可以令电平触发的SR触发器中的R=S'，因此S=1，R=0；R=1,S=0;只引出一个输入端口D（2）由于电路内部的结构并没有被改变，仍然是同步SR结构，因此触发器的触发方式也没有发生变化仍然是电平触发方式，该触发器称为电平触发的D触发器（3）电平触发的D触发器的逻辑功能特性：CLK=1,此时D=1置位，D=0复位；CLK=0,此时D信号被屏蔽，电路不动作，保持；
Logisim下简单SR与D锁存器
szyugly的博客
11-21 1389
基本的SR锁存器可以用两个与非门或者两个或非门构成1、两个与非门构成的SR锁存器2、两个或非门构成的SR锁存器RS触发器中R表示Reset（复位），S表示Ser（置位）。以上，我们能够清楚的了解到，这两种锁存器，本质上没有区别，只不过是真值表输出正好相反以下，我们着重来了解用与非门构成的锁存器。1、我们先在logisim中搭建仿真锁存器如图所示。
手把手教你Modelsim仿真【2020.4版本】
BerryHagge的博客
07-18 4008
同时还要创建一个testbench文件，用来测试，命名为add_tb，同样是verilog文件（有的地方是.vt文件，一样的）。打开Modelsim，依次选择【File】->【Change Directory】，把目录选择到创建的【test5】文件夹。一般我们选择第三个，库名和物理名称设置成work，点击OK。此时【test5】文件夹下就会多一个work的文件夹。Project Name设置为test5，其余默认，OK。此时，我仿真一个加法器。依次选择【File】->【New】->【Library】
SR锁存器延迟模型
weixin_56110201的博客
06-11 379
SR锁存器延迟模型 一，实验代码 module my_rs (reset,set,q, qbar); input reset,set; output q, qbar; nor #(1) n1 (q, reset, qbar); nor #(1) n2 (qbar,set,q) ; endmodule 二、实验过程 1、新建工程 2、新建文件 3、将代码放入编辑框，保存，点击compie all进行代码检验是否有错误，然后点击simulate进行联合仿真 四、实验结果![在这里插入图片描述]五、实验视频 ht
Linux下Vivado联动Modelsim生成FSM（状态机）
coocoock的博客
04-03 2907
有很多文章都介绍了在windows下Vivado联动Modelsim生成FSM的教程，在Linux下与在windows下有些许不同。 在前面的部分配置可以参考这一篇文章【原创】在Vivado中调用ModelSim生成FSM的状态转移图-paradoxfx-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台 在设置simulation setting的时候，要在vsim.more_options哪里再加上-fsmdebug，如下图 ...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值