- 博客(8)
- 收藏
- 关注
RSS订阅原创 intel FPGA实现1080P30 SDI彩条输出
phy主要包含3个部分，phy，reset，pll，pll输入148.5，输出1485m，phy输出clkout为并行74.25m时钟源，tx-ready为整个并行数据复位，表示phy已准备好，可以发送数据。292M，主要编写代码生成以下2个10bit并行流，使用74.25M时钟。串化后数据需要从最低位开始传输，先发LSB，黄色11是下一字节的末尾。使用免费的不需要授权的IP核，完成行号的插入和CRC生成以及。串化后数据需要从最低位开始传输，先发LSB。6、大概总结一下最近的收获。
2023-08-30 13:03:02
323
原创 MOS管学习
NMOS：Vgs大于一定的值就会导通，适合用于源极接地时的情况，只要栅极电压达到4V或10V就可以了。PMOS：Vgs小于一定的值就会导通，适合用于源极接VCC时的情况。
2020-07-03 14:25:51
951
原创 TVS参数
TVS（Transient Voltage Suppressor） 瞬态抑制二极管工作方式：一个二极管反向接在电源输入端和GND之间，当一个高于其反向击穿电压的高电压输入，TVS反向击穿将这个高电压通过二极管泄放到地，同时在us时间单位内将电压钳位在一个电压值。选型注意点：1.这个大电压可能电流比较大，所以选择TVS就需要注意其可接受功率，一般有600W，1000W，1500W。封装越...
2020-04-08 18:09:08
510
原创 运算放大器虚短和虚断
转载1 虚短定义：“虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。原因：在运放线性工作状态有公式 Uo=A*Ud， Uo为输出电压，以OPA2365为例，Uo为3V A为运放放大倍数，以OPA2365为例，A为100dB（10万倍） Ud为运放（U+）-（...
2020-03-27 14:25:39
15855
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人