VGA 输出调试

PTN3355评估板深度解析:DP/eDP转VGA桥接芯片的低功耗设计与硬件调试 在嵌入式系统和显示接口设计中,信号转换是连接新旧设备、实现功能扩展的关键技术。其核心原理是通过专用桥接芯片,将一种协议的数字信号解码并转换为另一种协议所需的模拟或数字信号。这项技术的价值在于高效解决了接口不兼容问题,延长了旧设备的使用寿命,并显著降低了系统升级成本。在笔记本电脑、工业控制面板、便携式设备等应用场景中,对转换方案的功耗、兼容性和可靠性提出了严苛要求。本文聚焦于PTN3355这款超低功耗DisplayPort/eDP转VGA桥接芯片及其评估板,深入剖析其通过集成高效开关稳压器(Buck Conv 阅读详情
程序修改:
/apilib/config/chip/7105.h   add:
/*PIO5 CONFIG8------------add by xxh-------------------------------------------------*/
#define ST7105_PIO5_CONFIG_ADDRESS          0xFE00118C
/stapp/pios/pios.c  add:
/*  PIO5 system_config35---------added by xxh*/
STSYS_WriteRegDev32LE(ST7105_PIO5_CONFIG_ADDRESS,0x5055);
STSYS_WriteRegDev32LE((ST7105_PIO5_BASE_ADDRESS+0x30),0xd5);
STSYS_WriteRegDev32LE((ST7105_PIO5_BASE_ADDRESS+0x40),0x5f);
temp = STSYS_ReadRegDev32LE(ST7105_PIO5_CONFIG_ADDRESS);
 printf("pio5 0x%x\n",temp);
temp = STSYS_ReadRegDev32LE((ST7105_PIO5_BASE_ADDRESS+0x30));
 printf("PC1 0x%x\n",temp);
temp = STSYS_ReadRegDev32LE((ST7105_PIO5_BASE_ADDRESS+0x40));
 printf("PC2 0x%x\n",temp);
 
问题:
1. main HD stream 输出HDMI的时候 ,是不是不能输出R,G,B(analog HD),还是可以通过VTG调节。
答:HDMI与RGB(VGA)可以同时输出。

调试命令,读写I2C寄存器命令:
reg read:   peek #addr
reg write:  poke #addr #data
modify SYSTEM_CONFIG35 :
poke #FE00118C #5055
peek #FE00118C
modify PIO5(4),PIO5(6) Configuration。
poke #FD025020 #00  // no need
peek #FD025020
poke #FD025030 #d5
peek #FD025030
poke #FD025040 #5F
peek #FD025040
vtg_setmode 0 2  //VGA
FPGA手写OV5640+VGA显示实战:跨时钟域、SCCB配置与硬件调试全解析 VGA显示是嵌入式图像处理中最基础的硬件闭环,其本质是传感器(如OV5640)→逻辑处理→模拟显示的标准链路。核心原理在于异步时钟域协同:OV5640输出PCLK约24MHz,而标准VGA 640×480@60Hz需25.175MHz像素时钟,二者频率接近但相位随机,直接互联必然引发亚稳态与像素错位。技术价值体现在完全可控的手写Verilog架构——通过SCCB配置、两级同步器、双口RAM行缓存和精确VGA时序生成,实现资源精简(<20% LUT)、波形可测、逻辑可调。典型应用场景包括FPGA教学实验、工业 阅读详情

相关推荐

Vivado平台下七段数码管驱动与VGA视频输出联合调试工程

一套面向FPGA初学者和计算机组成原理教学的实操工程,直接支持Xilinx Vivado 2018.3及以上版本。包含可独立运行的七段数码管动态扫描驱动模块(Seg7_Dev),支持多位数字实时显示与按键输入响应;完整VGA控制器模块(VGA),输出640×480@60Hz标准分辨率,带同步信号生成与时序约束;配套基础IP组件:时钟分频器(clk_div.v)提供多级稳定时钟源,抗抖动按键模块(SAnti_jitter.v)消除机械开关干扰,串行外设接口逻辑(SPIO.v)模拟简单通信协议,RAM_B.v实

vscode5coder的博客 185

FPGA手写动态方块视频升级版,支持VGA和AXI4-Stream两种模式,私我得工程源码

FPGA手写动态方块视频升级版,支持VGA和AXI4-Stream两种模式,私我得工程源码

qq_41667729的博客 846

FPGA驱动VGA显示:从时序原理到图像处理实战

VGA作为经典的视频接口,其时序简单、协议透明,是FPGA入门显示驱动的理想选择。通过行场同步信号和像素时钟的配合,FPGA可以精确控制扫描过程,实现图像输出。掌握VGA时序不仅有助于理解显示原理,还能为HDMI等高速接口打下基础。在图像处理领域,VGA常被用于实时验证算法效果,如边缘检测和色彩空间转换。本文以640x480@60Hz为例,详细解析VGA时序参数、代码结构、ROM取图及常见调试问题,帮助读者快速搭建FPGA显示工程。

weixin_27014595的博客 157

自制Mini DP转HDMI/VGA双输出转换器:从原理到调试实战

显示接口转换是硬件开发中的常见需求。Mini DP作为高性能数字接口,却常与老旧VGA设备存在代际鸿沟。理解DP差分信号到TMDS数字链路,再到模拟RGB/同步信号的转换原理,是设计可靠转换器的基础。通过合理选型双芯片方案,处理时钟恢复与EDID协商,利用PCB布局隔离数字与模拟干扰,可实现一路输入同时驱动HDMI与VGA双屏异显。本篇文章以实际项目复盘形式,分享从接口定义、电路设计到调试技巧的完整经验,适合显示接口开发、工控设备改造及双屏办公场景的工程师参考。

weixin_33377602的博客 229

FPGA实现VGA图像信号发生器的设计与实践

FPGA,即现场可编程门阵列,是一种通过编程来配置的数字逻辑电路,属于可编程逻辑器件(PLDs)的一种。其基本特点包括:高度的可重配置性、并行处理能力、硬件描述语言(HDL)实现快速设计迭代,以及面向特定应用的高性能优化潜力。VGA,即视频图形阵列,是IBM在1987年推出的显卡技术规范,它代表了个人计算机上第一个能够提供16色显示的视频标准,并迅速成为行业标准。VGA的出现,不仅推动了图形界面的普及,也为之后的高分辨率显示技术奠定了基础。

weixin_29607511的博客 691

ALLEGRO_VGA封装

包含BRD,PSM,PAD等全套文件,解压到制定库路径后直接可调用

ch7026的VGA调试记录

由于需求,需要用VGA来显示,就开始调试VGA。在FSL官网上下载到Linux的BSP,里面就自带了关于ch7026的VGA输出,然而只适用于FSL官方的EVK硬件平台,其在硬件上有一些特殊的处理。我用的是很普遍的ch7026的VGA转换小板。 硬件平台:ARM11(imx51)+ch7026 软件平台:Linux2.6.31 目的:用VGA替代LCD屏幕输出,同时能够...

weixin_33980459的博客 680

STM32驱动VGA显示C代码

实验使用STM32直接驱动VGA显示器显示彩条,采用640*480分辨率24M主频

用FPGA设计LCD 转 VGA

这个东西其实是在上一个冬天就做完了,而且似乎已经产业化了,当时是为一位朋友做的,这个朋友再卖给产业化的人,就像流于俗套的故事一样,这个朋友拿到了钱,可是与我无关。想想多年前一起吃喝拉撒的场景,叹了一口气抹去那些记忆,也只能算了。现在把这个设计写在博文博文中,一方面可以回忆回忆当时的设计思路,也希望可以为其他设计FPGA的兄弟姐妹们提供一点参考。这个板子其实就是在烂大街的S3C2410的板子上加一片FPGA EP2C5,SDRAM和ADV7123。由于2410有LCD控制器,在LCD接口的外面加一片Video

小贼哥的技术花园 6138

面板数据门槛归回分析,xthreg的安装,xthreg2安装包

我用的是Stata17,数据是不平衡的面板数据,需要用到xthreg2,虽然我找到了xthreg2.ado,但是还需要安装xthreg,因为运行xthreg2需要xthreg包顺带安装的lxthreg.mlib文件。但是!我后来发现还是不行,最后是去买了一个真正能用到xthreg2的lxthreg.mlib文件,才可以运行。

weixin_55252589的博客 1万+

别再到处找包了!Keil5芯片支持包(Pack)最全管理指南:安装、更新、迁移与离线备份

本文详细解析了Keil5芯片支持包(Pack)的全生命周期管理,包括安装、更新、迁移与离线备份的工程化解决方案。针对STM32F10x等常见芯片,提供了高效获取Pack的策略、版本管理技巧及团队协作方案,帮助开发者解决常见的'Device Family Pack missing'等问题,提升嵌入式开发效率。

weixin_28729205的博客 540

fpga驱动rgb液晶屏_用FPGA设计LCD 转 VGA 其实vga和lcd驱动 非常类似

这个东西其实是在上一个冬天就做完了,而且似乎已经产业化了,当时是为一位朋友做的,这个朋友再卖给产业化的人,就像流于俗套的故事一样,这个朋友拿到了钱,不过不像项目开始时说的那样与我有关。想想多年前一起吃喝拉撒的场景,叹了一口气抹去那些记忆,也只能算了。现在把这个设计写在博文博文中,一方面可以回忆回忆当时的设计思路,也希望可以为其他设计FPGA的兄弟姐妹们提供一点参考。当时的写的ppt文档可在下列地址...

weixin_39521009的博客 576

AXI 1G/2.5G Ethernet Subsystem IP核使用过程中参数配置全解

AXI 1G/2.5G Ethernet Subsystem 是一个为FPGA设计的以太网子系统,它支持1Gbps和2.5Gbps的数据传输速率,使得FPGA能够直接进行高速以太网通信。这个子系统通常包含以太网MAC控制器、GMII(千兆媒体独立接口)或RGMII(简化GMII)接口、以及可选的PHY(物理层)接口支持。

u011565038的博客 1万+

操作系统 综合实验-单元1:图形模式字符输

实验的代码主要为练习四的实现代码。代码包括三个主要部分,分别为:结构体的实现,new函数接口和write_str函数接口。

floattower的博客 1597

Unity3d移动端性能优化

以下条目主要针对移动端,大部分也适合PC端 一、Profiler的使用 1.性能优化应贯穿项目开发的全过程,如需求(性能能不能达到要求)、设计、开发、测试等。不能开发结束才优化性能。 2.官方推荐的优化工具是【Window】->【Profiler】 3.确认瓶颈是CPU-bound(Gfx.WaitForCommands)还是CPU-bound(Gfx.WaitForPresent) 4.内存分析使用Memory Profiler 二、内存优作 5.减少内存收集的影...

zouxin_88的专栏 3055

实例讲解MOS管电源开关电路的软启动

1、控制电源开关的输入信号 Control 为低电平或高阻时,三极管Q2的基极被拉低到地,为低电平,Q2不导通,进而MOS管Q1的Vgs = 0,MOS管Q1不导通,+5V_OUT 无输出。此时将 Control 设为低电平,三极管Q2关闭,电容C1与G极相连端通过电阻R2放电,电压逐渐上升到5V,起到软关闭的效果。不过从作者的描述来看,只是电路参数有区别,能通过的电流、能承受的耐压等不一样,但是软启动的原理是一样的。从公式可以看出,当电容容量越大,电压越高,时间越短,电流就会越大,从而形成浪涌电流。

U_YAO的博客 2万+

DP转VGA低成本设计方案:RTD2166兼容电路与调试要点

在显示接口快速迭代的背景下,DP转VGA桥接芯片成为连接新旧设备的关键器件。其原理是将高速差分信号转换为模拟RGB信号,核心技术在于链路训练、数模转换与模拟带宽保障。这类方案在存量设备兼容、工业控制及会议投影等场景中具有重要工程价值。围绕低成本设计目标,RTD2166及其兼容方案通过优化电源树、重建滤波与阻抗匹配,在控制BOM成本的同时保证信号完整性。本文聚焦DP转VGA转接板的硬件实现,梳理RTD2166兼容设计电路中的选型逻辑、原理图细节与调试链路,为中小批量转接产品提供可落地的工程参考。

weixin_30110543的博客 149

西门子交换机环网冗余设置(实战篇2.2)

MRP的重组时间为 200ms 因此 PROFINET 通信必须选择大于 200ms 的看门狗时间,看门狗。ET200SP默认为 2ms*3=6ms) MRP 的重组时间为 200ms 故系统会报出看门狗超时。更新,默认是 3 个周期,超出设置的周期数就会报 IO 设备故障。时间不是直接配置的,而是作为没有 IO 数据可接受的更新周期,也就是允许几个周期没有数据。来达到大于 200ms 的看门狗时间的要求(看门狗时间 可接受更新周期数 更新时间)。是IO 控制器和 IO 设备)

weixin_42580591的博客 364

Linux early_printk引导阶段控制台输出实现

printk` 在引导早期遇到 `console_sem` 未初始化时会调用 `early_printk` 兜底(`vprintk_emit` 中的 `console_trylock_spinning` 失败后的`call_console_drivers` 之路),但反过来 `early_printk` 的调用不会触发 `printk` 的延迟注册和 logbuf 刷出。`console_sem` 未初始化的状态由 `oops_in_progress` 和 `console_locked` 联合管理。

2501_94114815的博客 23

PX4无人机实战:手把手教你用MAVROS实现Offboard模式(附避坑指南)

本文提供了一份详尽的PX4无人机Offboard模式实战指南,重点解析了如何通过MAVROS实现从仿真到实机的控制。内容涵盖硬件连接、串口权限设置、MAVROS配置、核心代码编写以及实机操作全流程,并附有详细的避坑指南和故障排查手册,帮助开发者快速掌握ROS与PX4飞控的集成开发。

weixin_29172201的博客 267

华为OD机考双机位C卷 - 最左侧冗余覆盖子串 (Java)

华为OD机考双机位C卷 - 最左侧冗余覆盖子串 (Java), 提供Java、C++、Python、Go、JavaScript源码实现,并提供完整思路讲解,以及在线OJ模拟做题。

算法大师! 58

FPGA VGA显示驱动实战:从时序原理到图形绘制与调试

数字视频显示的核心在于精确的时序控制,其原理是通过像素时钟、行同步与场同步信号,在规定的消隐区间内有序地传输RGB像素数据,从而在屏幕上稳定成像。这项技术的工程价值在于为嵌入式系统提供了直接驱动显示设备的能力,无需依赖专用显示控制器,广泛应用于工业控制、仪器仪表、低成本人机交互等场景。本文聚焦于VGA接口,这是一种在FPGA和嵌入式开发中广泛使用的经典模拟显示标准。通过深入剖析行时序、场时序及消隐区等关键参数,并配合Verilog代码实践,手把手指导读者构建稳定的时序发生器,并在此基础上实现从纯色背景到自定

weixin_30520015的博客 383

jdk-8u144-linux-x64.tar.gz.

该资源为搭建Linux系统Java环境用,资源的后缀为tar.gz格式的压缩包

上一篇: 8M sensor mt9e013 驱动
下一篇: 帧率、码流与分辩率之间关系
lamdoc
博客等级 码龄18年 155粉丝 655原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值