Aurix/Tricore实验分享之六十四:Tricore 1.3内核CSA管理

已于 2022-07-25 14:27:47 修改
阅读量1.1k 收藏 7
点赞数
CC 4.0 BY-SA版权
分类专栏： # TC397 文章标签： tc397
于 2022-07-22 22:28:19 首次发布
原文链接：https://www.infineon-autoeco.com/bbs/detail/6835
本文介绍了Tricore内核中的Context Save Area(CSA)机制，这是一种加速上下文切换的设计。CSA分为Upper CSA和Lower CSA，前者由硬件自动保存，后者由程序员按需操作。每个CSA大小为16Word，用于保存Upper或Lower状态。上下文切换主要发生在函数调用、中断和Trap。理解CSA对于优化Tricore程序性能至关重要。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

CSA(Context Save Area)是Tricore系列内核比较有特点的一个机制. 也是一般程序员比较难以理解的一点. 个人总结几点:

  1. CSA与常规内核的Stack类似.可以看作把常规内核的Stack中的保护现场的功能抽出来了.这样分离设计的初衷在于加速上下文切换.

  2. CSA分为Upper CSA与Lower CSA两种. 其中Upper CSA为硬件自动保存, Lower CSA为程序员视乎需要而保存/恢复.

  3. 单个CSA大小为16 Word,也就是64 Byte.单个CSA可以保存Upper CSA,也可以保存Lower CSA.也就是两种CSA共用系统的CSA空间.

  4. 三种情况发生自动上下文切换: 函数调用(非fast call), 中断, Trap

在Tricore上移植μC/OS-III——4.1 Tricore的Trap机制
weixin_42967006的博客
04-26 1832
前两章分别介绍了Tricore内核的CSA机制和上下文切换的具体实现方法。这章主要讲用Trap机制来调用上下文切换函数（OSCtxSw()），以及系统时钟的实现等内容。 本文先来讲Tricore的Trap机制。 /***************************************************/ Trap简单来说，就是在发生一些异常情况或错误操作的时候，系统自动进入一个类似于中断的函数中，以防止错误的操作对系统产生损害，并允许用户对系统当时的运行状态进行跟踪查看，和ARM的HardF
在Tricore上移植μC/OS-III——2.1 RTOS的任务切换原理
weixin_42967006的博客
04-25 1676
本章节主要讲述Tricore所特有的一种上下文环境管理机制——CSA。本文先来介绍一下RTOS的任务切换原理，以便于后文理解CSA机制。 RTOS简单说就是一个实时抢占式的操作系统内核，在单片机中只有一个CPU的情况下，当低优先级任务正在运行的时候，如果有高优先级的任务想要开始运行，那么内核要先保存低优先级任务的运行状态，然后切换到高优先级的任务开始运行，运行完毕后，再恢复之前保存的低优先级任务状态，切换回低优先级任务。通常我们将任务切换前后单片机的状态称为上下文环境（Context）。 单片机中，通常有一
【Aurix/Tricore实验分享二 - CSA理论知识】
OceanLake_W的博客
01-23 1737
上文的内容由A[10]-A[15]、D[8]-D[15]、PCXI和PSW。下文的内容由A[2]-A[7]、D[0]-D[7]、A[11]和PCXI。如上图所示，寄存器存储顺序是按照图中的顺序。
TriCore: 从RTOS内核的角度看CSA
u011807371的博客
05-09 727
既然是上下文使用，那必然要求低延迟，因此一般将其部署在 fast ram 区域，具体到 TriCore 中，一般将其置于 DSPR 区域。在使用时，在内核启动之前，要将用作 CSA 的内存区域进行初始化，将其串成一个 Free CSA List，并将该区域的首尾地址分别赋值给 FCX 和 LCX 两个 CSA 寄存器，保证程序运行时能正常通过两个寄存器使用 Free CSA List。2. 初始化 CSA， 创建 Free CSA List，并初始化 FCX 和 LCX 寄存器。
Tricore CSA详解（CSA--Context Save Area）
weixin_46481662的博客
03-07 1224
For the TriCore architecture, a function call using the instruction call , an interrupt and a trap, uses a context save mechanism. 以TriCore架构为例，一个函数的调用使用call指令，一个中断或trap使用的是“上下文保存”的机制 要保存的“上文”内容包括： 1. PSW--Program Status Word程序状态字 2. A10~A15 地址寄存器 3.
TriCore的CSA机制介绍
weixin_48120109的博客
10-25 619
MCU在运行过程中，发生中断或异常时，需要现场保护后再去执行中断服务函数，并在处理完成后恢复现场，如《The Definitive Guide to ARM Cortex-M3 and Cortex-M4 Processors》的章节介绍了异常入栈和出栈的情况（如下图所示），异常发生时，入栈的寄存器依次是xPSR,PC,LR,R12,R3,R2,R1,R0，而异常处理完成后返回时，对应的出栈顺序刚好相反。
Aurix TC397 Tricore 1.6内核CSA入门介绍
weixin_48120109的博客
10-25 1755
b. PCX的内容写入CSA3的linkword（代表CSA3的下一个地址是CSA2，即CSA3指向了CSA2）。b. FCX的内容写入CSA3的linkword（代表CSA3的下一个地址是CSA4，即CSA3指向了CSA4），因为之前是FCX指向CSA4。FCX寄存器和PCX寄存器代表了Linkword的地址，至于CSA的地址和Linkword是等价的，它们有转换关系的。FCX寄存器和PCX寄存器代表了Linkword的地址，至于CSA的地址和Linkword是等价的，它们有转换关系的。
1527_AURIX_TriCore内核架构开篇与架构概述
小灰笔记
11-19 3118
这样的描述多少是有些抽象的，可以借助于开元的FreeRTOS的处理看一下这里面的实施是如何做的。这个描述没有很理解，但是从模型上考虑，可能这里提到的传统的模式是软中断，而TriCore实现的其实是硬终端。4. 1.3以上的内核版本是支持选配MMU的，现在看到的这个内核已经到了1.6，应该是全都支持的。3. 所有的功能都是可以通过32bit的指令进行访问的，16bit的指令只是一个子集，设计的目的是为了降低code size以及功耗。当时看的都是网页的版本，而OS的调试没少翻看中断的部分。
Tricore TC1.6.2内核关于Interrupt System的实现原理
weixin_46176506的博客
06-08 967
阐述AURIX 2G的中断系统的实现原理。
TriCore 系列 和 RTOS
u011807371的博客
07-01 221
TODO。
【OS】AUTOSAR OsTask切换原理
最新发布
qq_36056498的博客
08-31 846
AUTOSAR OsTask切换原理
英飞凌Aurix2G TC3XX 芯片内核详解（二）——TriCore上下文切换及CSA机制
weixin_44000419的博客
02-25 4128
本文主要介绍Infineon Aurix2G TC3XX系列芯片内核上下文切换逻辑及CSA硬件机制，以及相关实例演示。
在Tricore上移植μC/OS-III——2.6 有关CSA的其它注意事项
weixin_42967006的博客
04-25 1069
CSA的使用需要十分谨慎，在存储CSA的时候，因为有LCX和UCX两种类型，恢复的类型也要相对应。比如，调用函数时自动存储的是UCX，即PCXI所指向的是UCX，函数运行完毕后返回时恢复的也是UCX，如果在被调用的函数中用汇编指令“RET”（见上文）直接返回，系统也会自动恢复UCX，如果我们在函数中调用了恢复LCX的指令“RSLCX”，则会进Trap。同样的，如果我们进入函数后，手动存储了LCX，我们就需要先调用“RSLCX”恢复LCX，再让程序自动返回，或调用“RET”指令返回，否则会报错进入Trap。中
英飞凌Aurix2G TC3xx 芯片内核详解（二）——TriCore上下文切换及CSA机制
king110108的专栏
05-28 1258
本文主要介绍Infineon Aurix2G TC3XX系列芯片内核上下文切换逻辑及CSA硬件机制，以及相关实例演示
在Tricore上移植μC/OS-III——2.4 CSA的存储和调用
weixin_42967006的博客
04-25 1350
CSA的存储： 当程序发生**函数调用（CALL）、中断（Interrupt）和陷阱（Trap）**时，系统自动将当前程序的UCX保存至FCX所指向的空CSA节点，同时寄存器PCXI指向这个节点，FCX向后移动一个节点。LCX不会自动保存，需要用户根据需要进行存储。但在实际使用的时候发现，对于中断和Trap， Tasking编译器会自动生成代码，保存LCX。 保存LCX的过程和UCX相同，同样会占用一个CSA节点，已保存的LCX和UCX连接在一条链表中，用PCXI字段中的UL（见上图）位来标识该节点是UCX
在Tricore上移植μC/OS-III——2.5 CSA机制运行示例
weixin_42967006的博客
04-25 1116
我们来分析一下程序从startup ->main ->Func -> main 的过程中，单片机自动保存UCX的过程。 图片中带_Old后缀的表示该寄存器在上一个步骤中的值。 ①程序跳转进main函数前，CSA的状态一直保持上文的初始化状态。 ②程序跳转进main函数后，因为发生了函数调用，所以存储了一个UCX到CSA[0]，PCXI指向该节点，FCX后移一个节点： ③程序从main函数跳转进Func函数后，同样存储一个UCX，PCXI和FCX都向后移动一个节点，此时CSA[1]的PC
Tricore内核上下文切换机制CSA--Apple的学习笔记
kunkliu的博客
07-24 1614
FreeRTOS在port.c中都是和内核相关的，我就是想了解清楚TC2上下文切换的机制。所以看pxPortInitialiseStack函数，里面主要是初始化CSA，在FreeRTOS任务创建函数中会调用，另外还看了xPortStartScheduler函数，这里面主要是处理上下文切换。本来在看core寄存器说明文档，里面有说上下文切换保存和恢复的机制。...
AURIX CSA(上下文存储)介绍（续写中...）
qq_29986979的博客
03-04 1203
CSA（Context Save Areas）上下文存储区域，每次、进入中断、进入Trap都会存CSA对象，便于退出时候恢复。每个CSA对象的大小为固定的64字节。最大可以支持分配为2^16=4M。
在Tricore上移植μC/OS-III——2.3 CSA的初始化状态
weixin_42967006的博客
04-25 1215
在单片机上电初始化的时候，会进行CSA的初始化，如果用的是iLLD库，我们可以在 IfxCpu.h 中找到 IfxCpu_initCSA(uint32 *csaBegin, uint32 *csaEnd) 这个函数： IFX_INLINE void IfxCpu_initCSA(uint32 *csaBegin, uint32 *csaEnd) { uint32 k; uint32 nxt_cxi_val = 0; uint32 *prvCsa = 0U; ui
TriCore内核架构详解：32位Unifi_V1.3手册
《TriCore 内核架构手册》V1.3 英文版详细阐述了Tricore处理器核心的操作和应用，是理解Tricore内核、移植RTOS（实时操作系统）的重要参考资料。该手册分为多个章节，覆盖了从基础架构到高级特性的各个方面。 1. **...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值