
FPGA
kingboy100
这个作者很懒,什么都没留下…
展开
-
FPGA 点点滴滴
查询FPGA管脚信息点击打开链接原创 2015-01-29 20:39:26 · 377 阅读 · 0 评论 -
FPGA作为从机与STM32进行SPI协议通信---Verilog实现
一.SPI协议简要介绍SPI,是英语Serial Peripheral Interface的缩写,顾名思义就是串行外围设备接口。SPI,是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB的布局上节省空间,提供方便,正是出于这种简单易用的特性,现在越来越多的芯片集成了这种通信协议。 SPI总线是Motorola公司推出的三线同步接口,同转载 2015-01-30 16:13:36 · 5475 阅读 · 0 评论 -
特权--Cyclone III的LVDS接口注意事项
Cyclone III的LVDS接口注意事项 对于Cyclone III器件,handbook中明确提到了以下的一些注意事项:1. 对于作为LVDS传输的bank必须接2.5V的VCCIO。2. 左右bank(即1/2/5/6bank)的LVDS发送差分对信号无需外接匹配电阻,上下bank(即3/4/7/8b转载 2016-02-17 16:52:49 · 7868 阅读 · 2 评论 -
Cyclone III中LVDS的设计
一,概述LVDS低压差分信号,最早由美国国家半导体公司提出的一种高速串行信号传输电平,由于它传输速度快,功耗低,抗干扰能力强,传输距离远,易于匹配等优点,迅速得到诸多芯片制造厂商和应用商的青睐,并通过TIA/EIA的确认,成为该组织的标准(ANSI/TIA/EIA-644 standard)。LVDS信号被广泛应用于计算机、通信以及消费电子领域,并被以PCI-Express为代表的第三转载 2016-02-17 17:03:44 · 7006 阅读 · 1 评论 -
FPGA 常用 状态机
1,单always块结构(一段式):always @(posedge clk ) begin case(FSM) st0;begin out0;//输出 if(case0) FSM end st1;begin out1;//输出 if(case0) FSM end …… def转载 2016-02-20 12:41:34 · 1188 阅读 · 0 评论