FPGA
关注
分享
扫一扫
文章平均质量分 58
IT耗子
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
EBAZ4025调试记录
硬件部分：1.用J4供电需要短接D24（我用1n4007连接了）2.调试需要将R2578电阻换到R2585（MIO4下拉进入JTAG模式）3.LED1为DONE信号 LED6 红色为W14引脚 绿色为W13引脚4.S2为A17 MIO，S3为A14 MIO5....原创 2021-01-27 18:46:20 · 590 阅读 · 0 评论 -
vivado 2017.4 烧写失败 Blank Check Operation unsuccessful. The part is not blank
如下：Blank Check Operation unsuccessful. The part is not blank.ERROR: Flash Operation Failed解决办法在系统环境变量里面加入XIL_CSE_ZYNQ_UBOOT_QSPI_FREQ_HZ = 10000000重启电脑（下载代码最好是在JTAG模式下）...原创 2020-04-15 23:27:43 · 7158 阅读 · 0 评论 -
vivado下载
vivado2018.2百度网盘链接: https://pan.baidu.com/s/1nSrHvpa31ZhUKcZtSdLv1A 密码: wdpivivado2017.4百度网盘链接: https://pan.baidu.com/s/1LjqNs15qc8u-KSTUB4WdtQ 密码: yrux通用license适合所有版本链接: https://pan.baidu...原创 2018-08-30 11:33:01 · 21660 阅读 · 13 评论 -
Xilinx SDK使用教程
本文参考 Xilinx SDK软件内置的教程，打开方法：打开SDK->Help->Cheet Sheets…->Xilinx SDK Tutorials，这里有6篇文档。本文详细介绍其中的4篇（与Application相关）如何创建一个新的软件应用1.打开SDK，切换到c/c++界面下。（有两个界面，还有一个是Debug界面，在软件右上角处切换）2.指定一个新的硬件平...转载 2018-09-03 10:29:20 · 16425 阅读 · 0 评论 -
AXI4 STREAM DATA FIFO使用
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。这里写图片描述上图则是该IP核的参数设定界面（开发环境为VIVADO2015.1），点击左上角的Documentation，下拉框中选...转载 2018-09-19 11:48:33 · 11146 阅读 · 2 评论