ttl与cmos

ttl－晶体管（一般指硅型）逻辑电平，也就是硅型pn结的逻辑电平。一般地，pn结加正向电压大于0.7伏特左右就导通，对pn结来说，此时逻辑电平为“1”。逻辑电平“0”呢？自然是小余0.7V了。为了提高逻辑电路的可靠性，规定的值应该稍高（1时）或稍低（0时）－－－－说实话他们规定的数值我记不住的，本人的机械记忆能力很差。
cmos－互补金属氧化物半导体。由于制造工艺不同，和电源电压不同（这是cmos的特性）其导通或截至的电平差异较大，一般地，栅极和源极地电位差在3V以上的时候，漏极和源极才开始导通。如果把它用在逻辑电路中，你应该可以告诉我“1”和“0”应该是多少呢？
实际上，现在的mos家族很庞大，cmos只是之一。好多低压mos管控制电压在不到1V是就开始导通，普通mos，开始导通到完全导通的gate电压（栅极电压）很宽，有的从0.5－7V!!可以想象，通常所说的mos电平已经失去意义！当然，这样的mos用在放大电路中很好。不要害怕，还要专用的逻辑mos！！它的导通电压范围很小，一般1.5V左右，用在逻辑电路中很好！！哈哈哈，就是专门为逻辑电路生产的。