五、一个quad同时支持pcie和sfp两种高速接口的ref时钟配置

项目描述

1. 上位机将截图数据通过 XDMA 写入到 FPGA 侧的 DDR 内存区域 1 中
2. 通过 axi_lite 接口给 axi_read_start 信号，通知 AXI_read 模块启动读取数据，然后通过 GTP TX 模块发送出去。
3. 经过光纤回环，GTP RX 端接收到数据，送给 AXI_WRITE 模块，然后写入到 FPGA的内存的区域 2 中。
4. 写完成后通过 AXI write end 的中断信号通知上位机读取区域 2 的数据。

结构框图

其中pc上位机与fpga之间通过pcie接口相连，axi_read模块读出的数据通过aurora8b10b模块实现并转串输出到光纤接口。

本次项目是在XDMA框架下的桌面采集和PCIE传输项目以及aurora8b10b ip的使用（framing接口下的数据回环测试）两个项目的基础上进行的。

本章内容：搭建适合pcie和sfp共用一个QUAD的框架

一、common与channel设置</