
EDA Tools
文章平均质量分 53
k1435
这个作者很懒,什么都没留下…
展开
-
CentOS 6 安装 Verilator
系统信息$ cat /etc/centos-releaseCentOS release 6.10 (Final)编译器信息$ gcc -vgcc version 4.4.7 20120313 (Red Hat 4.4.7-23) (GCC)安装 verilatorverilator 官方只提供了 Ubuntu 的包,并且使用包管理器安装的 verilator 好像没有它的教程里的 examples。这个最好是编译安装。官网有教程:https://www.veripool.org/pro原创 2020-09-26 13:11:21 · 2050 阅读 · 6 评论 -
Vivado启用vscode作为编辑器-支持语法检查
本文将实现以下目的:支持跳转到指定行语法检查1 安装 Vscode需要确保在命令提示符或者 powershell 窗口可以执行 code 打开 Vscode, 即安装 Vscode 时记得添加到 PATH.2 安装插件安装插件Verilog-HDL/SystemVerilog/Bluespec SystemVerilog3 配置插件打开插件设置:Verilog > Linting: Linter 选择 xvlogVivado 设置菜单栏 > Tools > S原创 2020-09-16 11:32:02 · 3984 阅读 · 0 评论 -
在 Ubuntu 20.04 LTS 上安装 VCS 后,需要做的一些配置
前言网上已经有不少在 Ubuntu 18.04 LTS 安装 VCS 的教程,但是网上的教程都是使用 alias 命令来配置 VCS 参数,这是不可行的,实际上如果有后续参数,alias 并不会传递参数。因此,我使用一个脚本来调用 vcs. 此外,Ubuntu 20.04 LTS 已经不再支持 gcc-4.8-multilib, g++-4.8-nultilib 两个软件包,网上不少教程都是教人手动编译,反正我是没有成功过。我在 Google 上检索了一下,发现对于 Ubuntu,只需要添加旧的软件源,就原创 2020-09-16 10:13:08 · 3109 阅读 · 5 评论 -
ModelSim 读取不了数据文件
iverilog 是一个十分方便的,且 Win/Linux 都可以使用的 verilog 仿真器。但是它的语法要求很不严格,有时候用 iverilog 仿真通过的代码,换个仿真器就出现异常。for 语句C语言中,for 循环经常会用到 i++,这样的自增运算,但是 Verilog 不支持。问题是,iverilog 支持。一般其它仿真器会对这个问题报错。$readmemh语句在 iverilog 的仿真中,数据文件内容是:@000x123456790xa1a2a3a40xb1b2b3b40x原创 2020-08-21 17:32:34 · 2057 阅读 · 0 评论