MSI （缓存一致性协议）

最新推荐文章于 2024-12-29 16:32:00 发布
最新推荐文章于 2024-12-29 16:32:00 发布
阅读量1.7k 收藏 2
点赞数 1
分类专栏： 并发编程 通信 算法结构 协议 文章标签： 后端
MSI协议是多处理器系统中的一种基本缓存一致性协议，包括Modified、Shared和Invalid三种状态。Modified表示数据已修改，需写回；Shared表示数据未修改且有多个缓存副本；Invalid表示数据无效。在读写操作中，缓存需维护一致性，通过与其他缓存通信确保数据正确。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

MSI

（缓存一致性协议）

 

 

目录

 

 

在多处理器系统中，MSI(Modified-Shared-Invalid)是一个最基本的缓存一致性协议。缓存中的每一个块（block）包括3中状态：Modified（M，已修改）、Shared（S，共享）、Invalid（

最低0.47元/天 解锁文章
Linux C/C++并发编程实战（2）缓存一致性协议（MESI）
二进制君
06-12 983
在多处理器系统中，每个处理器都有自己的高速缓存，而它们又共享同一主内存 （MainMemory）。基于高速缓存的存储交互很好地解决了处理器与内存的速度矛盾，但是也引入了新的问题：缓存一致性（CacheCoherence）。当多个处理器的运算任务都涉及同一块主内存区域时，将可能导致各自的缓存数据不一致的情况，如果真的发生这种情况，那同步回到主内存时以谁的缓存数据为准呢？为了解决一致性的问题，需要各个处理器访问缓存时都遵循一些协议，在读写时要根据协议来进行操作，这类协议有MSI、 MESI（IllinoisPr
缓存一致性协议-MESI
m0_38017860的博客
02-17 3001
背景带有高速缓存的CPU执行计算的流程程序以及数据被加载到主内存指令和数据被加载到CPU的高速缓存CPU执行指令，把结果写到高速缓存高速缓存中的数据写回主内存高速缓存的数据结构高速缓存的底层数据结构其实是一个拉链散列表的结构，就是有很多的bucket，每个bucket挂了很多的cache entry，每个 cache entry 由三个部分组成：tag 、 cache line 、 flagcache line ：缓存的数据，可以包含多个变量的值tag ：指向了这个缓存数据在主内存的数据的地址flag ：标
MESI 缓存一致性协议
qq_47338687的博客
11-06 447
MESI协议 MESI协议是基于Invalidate的高速缓存一致性协议，并且是支持回写高速缓存的最常用协议之一 此外还有一些其他的缓存一致性协议比如：MSI，MOSI，Synapse，Firefly及DragonProtocol等等 主流的计算机cpu执行，简要流程 如下图所示： 执行数据加载的流程如下： 将程序和数据从硬盘加载到内存中去 将数据从内存中加载到CPU的缓存中去，大多为三级缓存（L3 -> L2 -> L1） CPU取缓存中的数据，加载到寄存器中，进行计算 CPU将计算完成的
MSI cache一致性协议
在努力！
12-19 7346
文章转自：MSI cache一致性协议 按照高速缓存的写策略的不同，有写直达和写回WB两种高速缓存： 写直达高速缓存：一旦高速缓存中的一个字被修改，则在主存中要立即修改 写回高速缓存： 并不是立即写回，而是当被修改的字从高速缓存中被替换或清除时，才真正修改主存 在侦听协议的设计中，主要有两种设计选择：一是写直达高速缓存还是写回高速缓存，二是写无效WI，还是写更新WU协议
cache之多核一致性(三) - MSI协议
synchronizing的博客
07-07 1807
看到之后做什么？ 当某个CPU更改了自己的cache line中的共享变量的值时，其他也拥有这个共享变量的cache line拷贝的CPU会做什么？比如上文的第一个例子，P2往cache line中的变量写入了13，那么P1会立刻更新自己cache line中该变量的值，将其也变成13么？ 假设过一会儿P2又将这个变量的值改为了18，照此逻辑，P1也应该立刻更新变量的值为18，但如果在此期间，P1根本就没有访问这个变量，那它的值是13还是18，根本就没有关系嘛，更新岂不是做了无用功。 在其他CPU..
Memory Consistency and Cache Coherence—— cache一致性协议（MESI）
a7980718的专栏
06-15 1764
    cache监听一致性主要是获得cache的总线访问权，比如core1和core2同时写入相同的地址，会交由总线进行仲裁，确定哪个核先写入，在获得写入权限后，会通过总线广播使地址失效。一般的smp架构cpu cache结构如下图： 其中分为三级cache，第一级和第二级cache是处理器独有的，第三级cache是共享的，L1cache分为指令cache，数据cache。intel co...
MESI缓存一致性协议
刘贤松的博客
06-08 417
MESI协议 缓存一致性协议有MSI，MESI，MOSI，Synapse，Firefly及DragonProtocol等等，接下来我们主要介绍MESI协议。MESI分别代表缓存行数据所处的四种状态，通过对这四种状态的切换，来达到对缓存数据进行管理的目的 状态 描述 监听任务 M 修改（Modify） 该缓存行有效，数据被修改了，和内存中的数据不一致，数据只存在于本缓存行中 缓存行必须时刻监听所有试图读该缓存行相对应的内存的操作，其他缓存须在本缓存行写回内存并将状态...
CPU缓存架构&缓存一致性协议详解
xuejun_1996的博客
07-12 821
CPU缓存即高速缓冲存储器，是位于CPU与主内存间的一种容量较小但速度很高的存储器。
存储模型与缓存一致性协议
10-29
在IT领域的核心概念中，存储模型与缓存一致性协议是多处理器环境中不可或缺的主题，它们直接影响着系统的性能、可靠性和效率。本文将深入探讨这些概念，尤其是《存储一致性与缓存一致性初探》一书中的关键知识点，该...
计算机原理 缓存一致性协议
Birds-Frags's Blog
07-07 835
为了保持多处理器系统中高速缓存一致性，人们设计的各种模型和协议。
MSI和MSI-X技术文档
12-21
本文阐述MSI（标准消息告知中断）和MSI-X（扩展消息告知中断）的相关概念，以及它们之间的异同点
cache监听协议模拟器
01-07
简单的cache监听协议模拟器，基于java语言的，有简单的gui界面
MSI和MSIX的协议
weixin_38987932的博客
12-03 2302
MSI/MSIX中断的总结 MSI 1.1 MSI Capability 结构体描述 所有的能够产生中断的PCIe设备functions都必须支持MSI和MSIX其中至少1种。如下表 1-1所示的MSI capability结构体， 每个支持MSI的设备function必须实现它自己的MSI capability结构体。一个设备function不允许有超过一个MSI capability结构体，但是允许同时有MSI capability和MSIX capability。 31...
多处理器一致协议（MSI）协议详细介绍
热爱C++和golang的学生
11-10 1111
多处理器一致协议（MSI）协议详细介绍
MESI protocol
天上满是飞机
05-07 1434
http://en.wikipedia.org/wiki/MESI_protocol
Parallel Architecture\Multi-Core Cache Coherence
I AM BACK
12-10 1652
Big Picture Multi-Core ProcessorMCP Multi-Computer ClusterMCC Multi-Core Cache Coherence Cache Coherence Problem Cache Coherence Protocols Write Update Write Invalidate Bus-based Snoopy Protocol MI Pro
JAVA关键字volatile引发的MSI协议
weixin_41678852的博客
12-25 630
学习笔记之JAVA关键字volatile引发的MSI协议volatile作用如何保证可见性?CPU功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchar...
计算机体系结构期末复习4：多处理器缓存一致性（cache一致性）
weixin_74447766的博客
12-29 1154
针对多处理器cache一致性问题，着重介绍写返回cache的一致性处理。介绍MSI，MESI，MOESI协议，
CPU 缓存模型
foralllove的博客
03-07 501
1.cpu缓存模型作用 CPU 缓存则是为了解决 CPU 处理速度和内存处理速度不对等的问题。 内存可以看作外存的高速缓存，程序运行的时候我们把外存的数据复制到内存，由于内存的处理速度远远高于外存，这样提高了处理速度。 CPU Cache 缓存的是内存数据用于解决 CPU 处理速度和内存不匹配的问题，内存缓存的是硬盘数据用于解决硬盘访问速度过慢的问题。 2.CPU Cache 的工作方式： 先复制一份数据到 CPU Cache 中，当 CPU 需要用到的时候就可以直接从 CPU Cache 中读取
缓存一致性协议
最新发布
03-12
好的，用户想了解缓存一致性协议，特别是MESI协议。首先，我需要回顾一下已有的引用资料。引用1提到MESI是基于写失效的协议，支持回写缓存，减少主存事务。引用2说明缓存行是64B，状态用2位存储。引用3解释共享状态...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值