Xilinx ZYNQ Ultrascale+ 性能测试之 Video Multi Scaler

最新推荐文章于 2025-05-02 13:30:00 发布
原创 最新推荐文章于 2025-05-02 13:30:00 发布 · 1.3k 阅读 · 2 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

Video Multi Scaler 的 总线频率配置为 300M
Samples per Clock 配置为4
其他配置如下
在这里插入图片描述
占用资源比较多，如下：
在这里插入图片描述

跑Bare Metal，用官方的 xv_multi_scaler_example.c 稍微修改下
源为 1080P 图片，目标为 720P 图片，格式为 YUYV8

每次同时跑几张图片每秒帧率
1555fps
2278fps
4138fps
692fps
869fps

上面的帧率成比例关系，速度为 1920 * 1080 * 2 * 555 = 2195MByte/s，如果前文测试的内存带宽没错，那么瓶颈不是内存
瓶颈应该是 总线频率 和 Samples per Clock

justdemo
关注
Xilinx ZYNQ Ultrascale+ 性能测试之 Video Multi Scaler (Linux篇)
justdemo的博客
10-04 2031
前面有在Bare Metal下测试，本次在Linux系统下测试。 Video Multi Scaler 的 总线频率配置为 300M，配置如下： Samples per Clock 配置为4，发挥最大性能。 Multi Scaler 通过 AXI SmartConnect 和 ZYNQ 的 S_AXI_HP2_FPD 一对一直接相连。 使用Xilinx官方的 xilinx-multi-scaler.ko 驱动，应用程序通过V4L2访问测试。 源格式 目标格式 帧率 1080P YUYV 8
Multi-scale_Guided_Image_and_Video_Fusion 多尺度引导图像与视频融合
Linagee的博客
03-29 1458
Multi-scale_Guided_Image_and_Video_Fusion 多尺度引导图像与视频融合MGFF引入原始方法GFGFF的两个主要问题。MGFF引出综述GF 和 多尺度引导图像分解GF综述多尺度引导的图像分解和重建过程提出的方法多尺度引导图像分解多尺度引导图像融合VSD 视觉显著性检测权重图计算细节层融合基础层融合融合图像重建实验和结果图像定性分析（视觉观察）定量分析run time视频(只考虑6个随机帧)图像和视频对比度增强主要贡献others： MGFF 引入 多尺度引导图像与视频融合
[FPGA Video IP] Multi-Scaler
最新发布
S&Z3463的博客
05-02 2634
Xilinx LogiCORE™ IP Video Multi-Scaler 核（PG325）是一个高度可配置的视频处理模块，设计用于将单一视频输入缩放到多个不同分辨率的输出，或将多个视频输入缩放到多个输出，仅需单个 IP 实例。该 IP 核基于内存接口（Memory-Mapped AXI4），支持多达 8 个缩放输出通道，适用于需要多分辨率视频输出的复杂系统。Video Multi-Scaler 通过 AXI4-Lite 接口进行控制，提供系统内可编程性，支持实时视频处理。
xilinx FPGA vadio scaler tst
10-12
xilinx视频缩放IP核的图像验证，抓取图像数据进行modelsim仿真，生成txt数据放到matlab进行结果确认。
Xilinx UltraScale系列FPGA多路视频缩放拼接方案，纯verilog代码实现，提供6套工程源码和技术支持
qq_41667729的博客
02-28 7998
Xilinx UltraScale系列FPGA多路视频缩放拼接方案，纯verilog代码实现，提供6套工程源码和技术支持
视频去模糊论文阅读-Multi-Scale Separable Network for Ultra-High-Definition Video Deblurring
wwb12138的博客
04-21 1058
论文链接：https://openaccess.thecvf.com/content/ICCV2021/papers/Deng_Multi-Scale_Separable_Network_for_Ultra-High-Definition_Video_Deblurring_ICCV_2021_paper.pdf 代码链接：https://github.com/dseny/UHDVD Abstract 虽然最近的研究在视频去模糊任务方面取得了重大进展，但这些方法很难同时协调推理效率和...
Xilinx Zynq UltraScale+ MPSoC ZCU106-硬件开发文档类资源--完整版.zip
09-14
Xilinx Zynq UltraScale+ MPSoC ZCU102开发板的最新PCB、原理图、BOM单、约束文件（XDC）以及板卡硬件设计指导书等，对于硬件设计有很大的参考价值。本博客文章”Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片...
Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图
07-10
【Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图】是基于Xilinx公司的Zynq UltraScale+多处理器系统级芯片（MPSOC）的电路设计，主要用于嵌入式系统开发。这个核心板集成了处理器系统（PS）和可编程逻辑（PL...
Software Defined Radio with Zynq Ultrascale+ RFSoC
06-08
《Software Defined Radio with Zynq Ultrascale+ RFSoC》一书深入介绍了Xilinx公司推出的Zynq Ultrascale+ RFSoC这一革命性技术。该技术为市场带来了真正意义上的单芯片软件定义无线电(SDR)解决方案。相较于传统...
使用Zynq UltraScale+MPSOC管理电源和性能的教程
07-07
一般来说，随着功率的增加，性能的提高也会随之提高。对于每一代高性能计算平台，都有相关的机制来实现功率降低。   解决ASSP电源管理问题的方法已得到实施，并在PC、手机和平板电脑等大容量计算平台上不断...
Video Stream Scaler Specifications
05-19
图像缩放quartus中avalon stream 总线verilog代码说明
FPGA调用 Video Mixer IP 实现多路视频拼接，提供4套工程源码和技术支持
qq_41667729的博客
10-01 7392
FPGA调用 Video Mixer IP 实现多路视频拼接，提供4套工程源码和技术支持 Video Mixer IP是OSD的升级版，vivado2019.1后OSD已不再使用，Video Mixer IP主要功能就是实现视频叠加输出，最多可叠加16路视频，但现实项目几乎用不到这么多路。本设计调用Xilinx主推的VDMA做图像缓存，调用Video Mixer IP做视频拼接，提供4套vivado工程，分别为1路视频直接输出，2路视频拼接，3路视频拼接，4路视频拼接，旨在让大家掌握Video Mixer
赛灵思 Xilinx 视频系列 34：Video Frame Buffer IP 入门指南（含 Vitis 中的应用示例）
weixin_45825101的博客
07-02 3900
Video Frame Buffer IP 简介 Video Frame Buffer Read/Write IP 支持您将视频数据从存储器域（AXI4 存储器映射接口）迁移到 AXI4-Stream 接口，或反之亦然。 从更高层次来看，它的作用与我们在先前视频系列（视频系列 24、视频系列 25、视频系列 26 等）中所使用过的 AXI VDMA IP 并无差异。 那么为什么要使用 Video Frame Buffer IP 核而不是 AXI VDMA IP 呢？ 答案就记录在（赛灵思答复记录 7
Xilinx Video 教程 Lesson 3
aaimecn的博客
02-20 1417
在Verilog 级别 我们经常碰到的一个问题就是怎么在仿真中加入一个图像源文件 PPM格式是个好办法， 稍后值得试一试 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-3-RTL-simulation-with-input-from-an-image/td-p/853243 ...
Xilinx Video 教程 Lesson1
aaimecn的博客
02-20 653
教程参见： https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-1-Introduction-to-Digital-Video/td-p/849035 基础知识什么时候都要学的~ 后面的教程是VGA的。。现在有VGA的开发板都不多了...不过仍然值得一看。 By Luke Liu / 庐客留 2021.02.20 ...
Xilinx Video 教程 Lesson 5
aaimecn的博客
02-20 5939
https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-5-Saving-simulation-outputs-to-an-image/td-p/860595 如何在视频或者图像仿真的时候输出一个测试结果(直接看仿真窗口结果可太痛苦了) 用PPM格式真的很棒 这一课对VIP 和 sv的范本也很赞 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-..
FPGA实现4K(分辨率为3840X2160)视频拼接器
视频拼接器
02-05 1万+
今天我很开心，我做完了人生中第一个FPGA项目， 4个1080P 合成 1个 4K 的 视频。虽然不算很难。但是 还是从去年完全一点不懂FPGA ，至今，我就可以大胆滴说，我入门了。 总结： 对于跨时钟域要加 MultiCycle约束。 对于 时序没有跑过的， 可以等基本功能完成， 再回过头来，看时序报告， 慢慢改代码。努力把 频率跑上
Xilinx Video 教程 Lesson 2
热门推荐
aaimecn的博客
02-20 1万+
这一课是讲解AXI Video视频流信号格式的 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-2-From-Native-video-to-AXI4-Stream/td-p/851073 这个教程非常有帮助的一点就是 对视频流AXI信号的介绍： 尤其是 tdata / tvalid / tready / tuser / tlast信号的具体含义都是什么。。。 简单扼要，附有测试工程，非常有帮助! 工程是20.
Xilinx Video 基础教程
aaimecn的博客
02-20 2563
Xilinx video 基础教程 从图片的基础开始讲的 非常推荐 https://forums.xilinx.com/t5/Video-and-Audio/Xilinx-Video-Series/td-p/849583 上面链接是目录
全面解读Xilinx Zynq UltraScale+ MPSoC ZCU106硬件资源
通过本博客文章“Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍”，开发者可以获得关于Zynq UltraScale+ MPSoC与Zynq 7000芯片对比的详细介绍，并通过该博客了解如何获取ZCU106开发板...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值