PicoRV32 笔记 07 再谈指令集

最新推荐文章于 2025-10-29 10:31:57 发布
原创 最新推荐文章于 2025-10-29 10:31:57 发布 · 1.2k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#学习

PicoRV32是一个支持RISC-V基本指令集以及C和M扩展的处理器核心。它通过检查指令的低2位来区分16位和32位指令。主要指令包括加载、存储、立即数、算术、分支、跳转和系统调用等。此外，它还包含了浮点运算和原子操作指令。

PicoRV32 支持RISCV基本指令集外，还支持压缩指令(C扩展)，乘法指令(M扩展)。

PicoRV32对指令解码时候，读取一条32bit指令，首先判断指令的最低2bit是否是2'b11,如果2'b11则是一条32bit指令，否则是一条16bit指令(C扩展)。

针对RISCV 基础指令集，opcode占指令的低7位，低7位中最低两位用于区分16位和32位指令，则只有5bit用于区分指令类型，我翻开手册整理指令如下

指令分类
opcode[6:2] opcode[1:0] 指令 说明
5'b00000 2'b11 LB,LBU,LH,LHU,LW 加载指令
5'b00001 2'b11 FLW,FLD,FLQ RV32F/D/Q扩展，加载指令
5'b00010 2'b11 未查到
5'b00011 2'b11 FENCE
5'b00100 2'b11

ADDI,SLTI,SLTIU,XORI,

ORI,ANDI,SLLI,SRLI,SRAI

 立即数指令
5'b00101
最低0.47元/天 解锁文章
PicoRV32 笔记 05
jjinl的专栏
12-13 1389
PicoRV32 本地总线接口
picoRV32 (RISC-V) GCC 编译环境
kuankuan02的博客
02-08 6390
我在windows7 32/64bit系统下都分别试过，编译 OK 采用的是 eclipse + GNU ，具体链接如下(32bit)： GNU 编译器https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases/tag/v7.2.0-1-20171109[^](gnu-mcu-eclipse-riscv-none-gcc-7.2.0-1-2...
如何快速上手PicoRV32：一款超小巧的RISC-V CPU核心完整指南
最新发布
gitblog_01130的博客
10-29 1022
PicoRV32是一款高度优化的开源RISC-V CPU核心，专为资源受限环境设计。它支持RV32IMC指令集，可灵活配置为多种变体，以最小的逻辑单元实现高效处理能力，非常适合FPGA和ASIC嵌入式开发。 ## ???? 为什么选择PicoRV32？三大核心优势 ### ✅ 极致精简的硬件资源 在Xilinx 7系列FPGA上仅需**750-2000个LUTs**，却能实现**250-450MH...
PicoRV32 笔记 02
jjinl的专栏
11-27 2075
RISC V ，PicoRV32
PicoRV32 笔记 04
jjinl的专栏
11-27 2084
RISC V，PicoRV32
PicoRV32 笔记 06 压缩指令集
jjinl的专栏
12-26 2770
RISCV32 C扩展指令
PicoRV32 笔记 01
jjinl的专栏
11-27 5280
RISC V， PicoRV32
精选资源
计算机组成原理实验报告，硬件结构设计，RISC-V，SoC，picoRV32
07-05
《硬件结构设计》综合实验报告主要探讨了如何利用开源RISC-V核——picoRV32构建一个完整的SoC（System on Chip）系统，并在该系统上进行软件编程，以理解硬件设计与软件编程的相互关系。实验的核心是RISC-V架构的...
【亲测免费】 探索Picorv32：一个轻量级RISC-V CPU实现
gitblog_00024的博客
03-24 1632
探索Picorv32：一个轻量级RISC-V CPU实现 是一个由Clifford Wolf开发的开源、简洁的RISC-V 32位CPU内核。它基于Verilog硬件描述语言，并被设计为易于理解、学习和定制的小型RISC-V实现。本文将详细介绍该项目的特性、用途和技术分析，以吸引更多的开发者和爱好者参与。 项目简介 Picorv32的核心目标是提供一个低复杂度、可快速集成到自定义SoC中的RISC...
探秘 Picorv32：一款轻量级RISC-V处理器核心
gitblog_00022的博客
03-23 1648
探秘 Picorv32：一款轻量级RISC-V处理器核心 picorv32PicoRV32 - A Size-Optimized RISC-V CPU项目地址:https://gitcode.com/gh_mirrors/pic/picorv32 Picorv32 是一个开源项目，由 YosysHQ 团队开发，可在 上找到。它是一个简洁且高效的 RISC-V（Reduced Instructi...
使用gnu 编译picoRV32 c/asm 代码
kuankuan02的博客
02-05 2535
小提示： 1，大家本身了解eclipse使用，也已经安装了gnu+eclipse环境，参考： http://blog.youkuaiyun.com/kuankuan02/article/details/79233442 2，同时下载了 picoRV32的 open source code: https://github.com/cliffordwolf/picorv32 3，你要有硬件环境可以跑bin
picorv32:PicoRV32-尺寸优化的RISC-V CPU
04-05
PicoRV32-尺寸优化的RISC-V CPU PicoRV32是实现的CPU内核。 可以将其配置为RV32E，RV32I，RV32IC，RV32IM或RV32IMC内核，并可以选择包含内置中断控制器。 可以通过获得工具（gcc，binutils等）。 与PicoRV32捆绑在一起的示例期望在/opt/riscv32i[m][c]安装各种RV32工具链。 有关详细信息，请参见的。 PicoRV32是根据（与MIT许可或2子BSD许可类似的许可）免费和开放的硬件许可。 目录 功能和典型应用 小型（7系列Xilinx架构中的750-2000个LUT） 最大f max （7系列Xilinx FPGA上为250-450 MHz） 可选的本机内存接口或AXI4-Lite主站 可选的IRQ支持（使用简单的自定义ISA） 可选的协处理器接口 该CPU旨在用作FPGA设计和ASIC中的辅助处
picorv32-master_it_RISCV_picorv32_
10-02
small riscv 32
尺寸优化的RISC-V处理器PicoRV32.zip
07-19
PicoRV32 是实现 RISC-V RV32IMC 指令集的 CPU 内核。 它可以配置为 RV32E、RV32I、RV32IC、RV32IM 或 RV32IMC 内核，并且可选择包含一个内置中断控制器。工具（gcc，binutils等）可以通过 RISC-V 网站获得。 与 PicoRV32 捆绑的示例期望将各种 RV32 工具链安装在 / opt / riscv32i [m] [c] 中。PicoRV32 是根据 ISC 许可证（与MIT许可证或2条BSD许可证类似的许可证）免费开放的硬件。
基于开源软核picorv32的RISC-V处理器设计及FPGA实现项目_支持RV32I指令集_从C语言固件编写到FPGA部署的全流程开发_驱动外设实现交互功能_成功烧录至Latti.zip
08-22
基于开源软核picorv32的RISC-V处理器设计及FPGA实现项目_支持RV32I指令集_从C语言固件编写到FPGA部署的全流程开发_驱动外设实现交互功能_成功烧录至Latti.zip
【亲测免费】 探索未来计算：PicoRV32 — 一款精巧的RISC-V CPU
gitblog_00165的博客
08-09 1262
在现代电子设计中，高效的处理器核心是不可或缺的。今天，我们向您推荐一个名为PicoRV32的开源项目，它是一款高度优化的RISC-V CPU，专为那些追求小巧高效解决方案的工程师和爱好者们打造。 ## 项目简介 PicoRV32是基于[RISC-V RV32IMC指令集](http://riscv.org/)的CPU核心，可配置为多种变体，包括RV32E、RV32I、RV32IC、RV32IM...
PicoRV32 笔记 03
jjinl的专栏
11-27 1589
RISC V， PicoRV32
【亲测免费】 PicoRV32：一个优化的RISC-V CPU项目
gitblog_00079的博客
12-24 782
PicoRV32是一个开源的RISC-V CPU项目，由YosysHQ开发并维护。该项目的主要编程语言是Verilog，适用于硬件描述和FPGA设计。PicoRV32实现了RISC-V RV32IMC指令集，并可根据需求配置为RV32E、RV32I、RV32IC、RV32IM或RV32IMC核心。 ## 项目核心功能 PicoRV32的核心功能包括： 1. **尺寸优化**：PicoRV32...
picoRV32 CPU introduction(开源cpu)
kuankuan02的博客
01-31 9074
RISC-V 最早是UC Berkeley 1992年的一个项目并用于课程教学，是基于MIPS-II ISA演变而来。2000年MIT在此基础上进行项目研究，并在2002年进入了课程教学。RISC-V ISA是从2010年夏开始定义，已经与早期受MIPS启发的设计完全不同。 自从2014年5月RISC-V 2.0版本之后，RISC-V ISA被快速采用，在2015年8月开始成立了非赢利性的RIS...
PicoRV32 笔记
01-25
### PicoRV32 资料总结 #### 特性和概述 PicoRV32 是一款轻量级的 RISC-V CPU 核心，专为嵌入式系统设计。该核心遵循 RV32I 基础整数指令集标准[^4]。它具有较小的逻辑门数量和较低功耗的特点，非常适合资源受限的应用场景。 #### 架构细节 - **寄存器文件**: 遵循 RISC-V 的未特权规范定义了 32 个通用寄存器以及一个程序计数器 (PC)[^2]。 - **流水线结构**: 类似于 nanorv32 实现中的双阶段流水线机制[^1]，这有助于提高吞吐率并减少延迟。 #### 开源许可和支持工具链 同其他许多基于 RISC-V 指令集架构的设计一样，PicoRV32 通常采用开源许可证发布其 Verilog 描述代码。这意味着开发者可以自由获取、修改甚至商业用途下使用此处理器核，只要遵守相应的开源协议条款即可。 对于开发环境而言，支持 GCC 工具链编译 C/C++ 应用程序到目标平台运行；同时也存在一些调试接口如 JTAG 或者 SWD 来帮助工程师进行硬件级别的诊断工作。 #### 应用领域 考虑到 IoT 设备对外设的需求相对简单——比如 LED 显示、模拟数字转换(ADC)、传感器读取等功能——像 ESP32 这样的微控制器能够很好地配合 PicoRV32 使用来构建完整的解决方案[^3]。这类组合不仅能满足日常物联网项目的性能要求，而且还能保持较高的性价比优势。 ```verilog // 示例：简单的 PicoRV32 系统模块实例化 module top_module ( input wire clk, input wire rst_n ); picorv32 cpu_inst ( .clk(clk), .rstn(rst_n) // ... 其他信号连接 ... ); endmodule ```
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

jjinl

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值