我与Verilog的第一次

最新推荐文章于 2024-03-25 23:31:15 发布
最新推荐文章于 2024-03-25 23:31:15 发布
阅读量258 收藏 1
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/jinlol/article/details/78379509
版权
本文介绍了作者初次接触Verilog语言的经历，通过实现4-16译码器、12进制计数器、20进制计数器和到9的循环计数器，展示了Verilog的基本应用。虽然遇到一些困难，如代码显示问题和波形显示不正确，但作者计划通过学习和交流来解决这些问题，提升Verilog编程能力。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

如何创建工程之类的就不说了，这次直奔主题，就介绍一下作业的Verilog语言和生成的波形。
不过因为某些非自然原因，本人对此语言还不是特别的熟悉，所以代码部分有较明显的踪迹可寻，但是我会仔细阅读并学习，希望下次能自己写出来这些东西，还要说的是，这次部分图形显示的还是不对，所以之后会与同学进行交流，希望得到解决。
1. 4-16译码器
首先是代码部分
这里写图片描述不知什么原因代码拷贝不过来，所以这里的代码也用的是截图的形式。
然后是波形这里写图片描述
2. 12进制计数器
代码如示

最低0.47元/天 解锁文章
jinlol
关注
第一次见到的Verilog HDL语法
08-04
Verilog HDL语法详解 - 位宽表示中+:和-:符号的使用 在Verilog HDL语言中，表示变量位宽范围时经常会用到+:和-:符号，这种用法可能对一些开发者来说是陌生的。今天我们将详细解释+:和-:符号在Verilog HDL中的使用和...
verilog工程建立
jiangchao3392的专栏
04-07 2715
1，新建工程 2， 3， 工程建立在prj 目录下。 4， 5，选择对应的器件。 6， 语言选择 verilong HDL 7，完成工程创建。 8， 8.1 创建一个Verilog HDL文件 8.1.2保存Verilog HDL文件 建议新建一个文件夹，保存在rtl文件夹下 ...
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）
weixin_45676874的博客
08-10 3万+
本文从建立工程到最终烧录，vivado的使用傻瓜式教程，都能会用，具体的原因有的可能没写需要自己查
FPGA在校学习记录系列---新建一个FPGA工程编写程序并仿真（Verilog HDL）
hcsx的博客
03-25 1812
在学校学习新建一个FPGA工程，并包括仿真（内有代码）
第一个Verilog程序：通用加法器
weixin_34232617的博客
03-06 858
Verilog作为一门硬件描述语言，快速掌握它的方法就是不断的练习，反复动手实践，通过例子掌握隐藏在语句背后的硬件电路。下面是第一个需要学习的Verilog例子： module adderN #(parameter N=4)( input[N-1:0] a, input[N-1:0] b, input cin, output cout, output[N-...
Verilog学习笔记10：建立Quartus Prime工程
snmplink的博客
01-14 6816
本文介绍通过工程向导建立Quartus Prime的方法。 1、首先我们启动Quartus Prime，然后选择File-New Project Wizard，打开工程向导，如下图所示，里面介绍了通过向导建立工程的具体步骤，我们点击Next继续。 2、在如下图所示的对话框中，选择工程的存储路径、工程名和顶层设计实体名，在这里需要注意的是一般情况下顶层设计实体名需要和工程名维持一
我的第一次modelsim和quartus联调实验
02-15
### 我的第一次ModelSim和Quartus联调实验 #### 实验背景及目的 初次接触ModelSim与Quartus的联合调试可能会遇到不少挑战。本文档将详细记录使用ModelSim SE 6.2b与Quartus II 10.0 (32-bit)进行三十二进制计数器...
杭电虚拟仿真1第一次作业
12-31
杭电虚拟仿真1第一次作业的知识点总结： 1. FPGA基础：FPGA（Field-Programmable Gate Array）是一种可以通过编程来实现特定功能的集成电路。它由大量的可编程逻辑块、可编程互连和I/O单元组成。由于其可编程特性，...
Verilog实现一个秒表
05-20
用Verilog实现一个秒表，有详细注释，不懂之处可问我。原创。 主要功能说明如下 //第一下key，开始计时 S2 = 3'd2, //第二下key，记录ftime，继续计时 S3 = 3'd3, //第三下key，记录stime，停止计时 S4 = 3'd4, /...
西工大计算机学院数字逻辑与verilog设计实验一课堂检测代码
11-20
在"第一次实验"中，学生通常会从基础逻辑门开始，如AND、OR、NOT等，逐步构建到更复杂的组合逻辑电路和时序逻辑电路。 实验代码通常包括源代码和测试代码两部分。源代码是实现特定逻辑功能的Verilog模块，比如...
建立强大的verilog编写环境
OpenFPGA的博客
08-06 3万+
可能标题有点大，各位看官仔细看吧。。。 第一部分各个开发编写环境介绍： 转自：https://zhuanlan.zhihu.com/p/33443736 各个编辑器的肤浅体验（for Verilog） 个人体验，有一说一。。。就不列123了，都是自己的感受。 这两天我试用了notepad++，Vim，Atom，VScode，Sigasi 以及 sublime。 至于Emacs，还是@神...
Quatus II 13.0版本新建Verilog工程
GameForTwo写文字的地方
10-25 1518
Part 1：新建Verilog工程 step1：到file里点击new project wizard step2：点击next到如下界面，在第一行里选择填入工程的路径，第二行填入工程名称，第三行是工程顶层文件的名称（软件默认和工程名称相同）  step3：点击next，显示如下界面，这里主要是添加一些外部的设计 文件到工程里，如果没有，直接选择下一步。当然，建好工程之后，仍然可以添...
FPGA学习altera系列: 第四篇 工程打开方式以及新建verilog文件细节操作
04-24 5129
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天给大侠带来“FPGA学习系列altera"系列，持续更新。 此学习心得是本人之前所写，所用设计软件为 Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关...
Verilog 基础入门之环境搭建
HackEle的博客
02-02 1686
来源：ZYNQ学习 Verilog 做仿真时，可选择不同仿真环境。FPGA 开发环境有 Xilinx 公司的 ISE（目前已停止更新），VIVADO；因特尔公司的 Quartus II；A...
FPGA最小系统板——MOJO V3 Verilog入门教程之创建你的第一个工程（1）
LYT_Dr
07-19 2436
这里主要是博主通过官网上的英文教程进行学习，再用中文将要点记录下来，加上自己的理解，类似于笔记。 开始之前，需要安装MOJO IDE和ISE。 首先，你需要一个基础工程文件，它其实类似于引导文件，大家可以到这里或者Github上下载，基础工程文件，并不是特定用于某个工程，而是所有工程都需要，第一节课上将对其中的代码进行些许修改，并实现相应功能。 该文件的结构如下： Mojo-Base i...
Vivado学习之创建工程的全部流程
灰太狼的小秘密
01-29 1万+
一、新建Vivado工程 1、创建工程。File-New Project-Create a New Vivado Project-next 填写工程名、工程路径-next 2、Project Type-新建一个 RTL 工程，并且勾选不要添加源文件，单击 NEXT 3、指定所用开发板或芯片。用zedboard时选择 4、最后单击 Finish 完成工程的创建 二、创建工
【FPGA】工程项目创建
li_lys的博客
11-29 1972
目录一、创建工程文件夹二、Quartus创建工程三、扩展 一、创建工程文件夹 1.doc用于放置设计说明、系统框图、设计思路等文件 2.ip用于放置ip核文件 3.prj/par用于工程创建的路径 4.rtl/src用于存放源文件，也就是放自己写的Verilog程序 5.sim/tb用于存放仿真文件 二、Quartus创建工程 1.我用的Quartus18.1版本如下图点击1.File→2.New Project Wizard 2.在此窗口1选择工程文件路径→2命名工程名→3工程的顶层名→4Next
基于Quartus13.1新建一个Verilog DHL工程
weixin_39329913的博客
04-21 1645
1、新建文件夹，命名为encoder（此处意为编码器）（根据自己的项目来命名，要尽量简明易懂），然后在encoder文件夹中新建四个子文件夹：doc、par、rtl、sim，分别存放使用说明文档，工程主体文件，工程主体程序，工程手动仿真文件。 2、打开Quartus软件，点击File→New Project Wizard，点击next 3、定位到建好的par文件夹并给工程命名 4、由于是新建工程，没有可添加文件，所以点击next 5、根据手头的硬件选择使用的FPGA型号，我用的正
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真、Testbench
热门推荐
jzj1993的专栏
05-06 4万+
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next 输入工程名称和路径。 选择RTL Project，勾选Do not specify......（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。 根据自
verilog找第一个1
最新发布
02-06
这段程序定义了一个模块用于接收任意宽度 (`N`) 的二进制字符串作为输入，并返回其中第一次出现 `1` 的索引位置。注意这里的 `$onehot()` 函数是用来获取单热编码表示形式下的最低有效位的位置。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值