RFSOC 47dr Dp口测试（ARM裸机）

已于 2024-12-31 18:49:06 修改
阅读量492 收藏
点赞数 1
分类专栏： FPGA图像处理 RF SOC 文章标签： fpga开发
于 2024-12-31 18:47:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/jingjiankai5228/article/details/144855631
版权

47DR 内核还是一个4核A53的MPSOC，测试方式和MPSOC一样
首先设置好BD文件
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
编译好BIT设置VITIS工程
在这里插入图片描述

examle工程测试即可

但是本人硬件会跑飞不知道为何，通过注释掉下图的子函数得以解决
在这里插入图片描述

值得注意的是，最好用HP的线，不要用DP转接线，不然可能工程运行不起来
即使用DP的线也用xillix推荐的显示器

在这里插入图片描述

在这里插入图片描述

XILINX RFSoC全面解析（一）——芯片介绍
lightninghenry的博客
09-24 2万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡
FPGA_ADDA的博客
10-14 1125
RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。
Xilinx RFSOC 47DR 6收6发 信号处理板卡
jingjiankai5228的博客
06-02 2797
 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；
产品记录：RFSoC 47DR板卡优势解析：射频与数字融合的创新实践
最新发布
ZXBCK_Simon3的博客
03-14 981
低成本RFSoC 47DR数字阵列板卡
TQRFSOC开发板47DR LWIP自环测试 GEM3
mcupro的专栏
08-29 668
若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。
TQRFSOC开发板47DR ADC输入采集测试（二）
mcupro的专栏
08-31 1127
使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。
基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
zhengzhiyi312的博客
05-24 3243
RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成
西安彼睿电子-数模混合系统解决方案的配套服务商 Zynq UltraScale + RFSoC
weixin_57025922的博客
01-05 2044
西安彼睿 IW-RFSOC-47DR 数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale + RFSoC ZU47DR，可以访问大型 FPGA 门密度，8 个 ADC / DAC 端口，可扩展 I / O端口和 DDR4 内存，适用于各种不同的可编程应用，带有 ZU47DR FPGA 的彼睿板卡IW-RFSOC-47DR 由 8 个 14 位，采样率 5GSPS ADC 和 8 个 14 位，采样率 10 GSPS DAC端口提供支持。
RFSoC ZU47DR 使用指南
qq_25428313的博客
01-22 1327
RFSoC ZU47DR 这个是赛灵思的第三代高端芯片，集ARM、FPGA、14位5Gsps ADC、14位10Gsps与一体，但一块开发板通常较贵，对于广大爱好者属于咬咬牙也没法上手的程度，这里我们便满足大家的好奇心，将该芯片的一些射频性能测试给大家看看。但为了篇幅不要过长，这里就懒得测试一些大家都知道的功能了，挑一些别人很少测试的部分来给大家看看。
Xilinx RFSOC PCIE测试
RFSOC的博客
08-11 835
RF数据转换器还包括功率高效的数字下转换器(DDC)和数字上转换器(DUC)，其中包括可编程插补和抽取、NCO和复杂混频器。DDC和DUC也支持双频操作。关键特性和采样率见表1。将处理系统与UltraScale架构可编程逻辑、RF- ADC、RF- DAC和软决策FECs相结合，Zynq UltraScale+ RFSoC家族能够实现完整的软件定义无线电(SDR)，包括直接射频采样数据转换器，在单个、高可编程SoC上实现CPRI和千兆以太网到射频。47DR属于第三代产品，PCIE支持4.0。
64T64R RFSOC 49DR同步信号采集发生平台
weixin_57025922的博客
08-08 1145
平台搭载了Zynq UltraSxcale+RFSoC ZCU49DR器件，提供高速直接射频采样率，其16通道14位RF-ADC的工作频率为2.5GSPS，16通道14位RF-DAC的工作频率为10GSPS。平台提供了各种不同的接口和连接器，能够支持多种不同的射频涉及，并借助RFMC2.0射频连接器、标准的FMC+接口、SFP28接口、SATA M.2连接器、USB 3.0 连接等实现了I/O的可扩展性。真实信号，无论是用来合成还是接收，都需要一定程度的校准或处理，才能满足应用所需的性能。
RFSOC AD DA延时
jingjiankai5228的博客
12-22 745
EFSOC
RF-SOC 具有4GHZ模拟带宽的可立即量产的8X8直接RF采样3U算法评估模块
weixin_57025922的博客
07-11 580
开发应用程序代码，方便缩短产品开发周期，以便快速验证和部署。示例代码和教程演示了 Xilinx RFSoC多瓦片同步（多 转换器同步）和多板同步模拟捕获。算法评估模块化系统设 计用 于集成到需要小尺寸，低功耗和实时处理的已部 署RF。模块和 全面的软件套件可用于快速原型制作，使您能够为。（根据用途，以实测值）
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 968
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
TQRFSOC开发板47DR，100G光口自环测试
mcupro的专栏
08-23 683
RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过vivado的硬件管理器烧写比特流，查看传输误差与眼图。连接后就可以看到自环的详细信息，每个通道的错误率，传输速度。
Xilinx RFSOC ZU27DR 或 ZU47DR板卡
FPGA_ADDA的博客
02-07 932
8通道ADC + 8通道DAC PCIe数据处理卡 基于 Xilinx RFSOC ZU27DR 或 ZU47DR 8 通道 ADC 采样 8 通道 DAC PCI Express x8 GEN3 Interface 4 核ARM Cortex-A53 处理器，主频最高 1.3G
TQRFSOC开发板47DR，ADC与DAC测试
mcupro的专栏
08-17 893
本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。
RFSOC27/47DR-8通道ADC + 8通道DAC+多路光纤6U VPX卡
FPGA_ADDA的博客
10-14 608
RFSOC27/47DR-8通道ADC + 8通道DAC+多路光纤6U VPX卡
rfsoc 47dr
02-28
RFSoC 47DR 特别设计用于满足高性能计算需求的应用场景，在单芯片内实现了模拟前端(AFE)，数据转换器(ADC/DAC), 可编程逻辑(FPGA fabric)以及ARM处理器等功能模块的高度融合。这种架构不仅减少了系统的整体尺寸和...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值