FPGA/CPLD相关
关注
分享
扫一扫
jbb0523
彬彬有礼
展开
-
Block RAM 和Distributed RAM
==============================================FPGA block RAM和distributed RAM区别区别之1bram 的输出需要时钟，dram在给出地址后既可输出数据。区别之2dram使用根灵活方便些区别之3bram有较大的存储空间，dram浪费LUT资源补充：1，物理上看，bram是fpga中定制的ram资源，dram就是用逻辑单元转载 2011-06-09 13:03:00 · 26068 阅读 · 0 评论 -
FPGA速度等级问题（Speed Grade）
===============================FPGA的速度等级（speed grade）（1）XILINX公司FPGASpartan 3E系列XC3S500E速度等级为4.但一直不知道是什么意思.通过学习知道,(1)CPLD与FPGA的速度等级定义的区别(2)不同的公司FPGA的速度等级(3)同一个公司的不同时期的定义也是不一样的,如XLINX公司转载 2011-11-28 12:54:55 · 30915 阅读 · 0 评论 -
FPGA器件配置模式
只有成功配置可编程逻辑器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3种模式，分别为并行(SelectMap)、串行(Serial)和边界扫描(Boundary Scan)模式。当然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，如SPIFash配置和SPIFash配置。根据配置时钟的来源，串行模式又分成主串(Master Serial)和从串(Slave转载 2011-12-01 10:18:47 · 6676 阅读 · 0 评论 -
FPGA管脚分配时需注意的一些事项（以xilinx xc4vsx55为例）
FPGA管脚分配时需注意的一些事项（以xilinx xc4vsx55为例）平台：XC4VSX55 ISE10.1 设计过FPGA的原理图，看FPGA的手册，说管脚的分配问题，如时钟管脚要用GC类管脚，而且单端时钟输入时要用P类型的管脚，不能用N类型管脚等等。一直以来都没有试验过，今天试验一把，以求各种验证。 1）GC类全局时钟管脚是否可用作普通IO使用？所谓GC原创 2012-03-06 22:02:04 · 33420 阅读 · 2 评论