robei安装及基本使用方法

最新推荐文章于 2024-04-26 22:53:11 发布
原创 最新推荐文章于 2024-04-26 22:53:11 发布 · 729 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了robei的安装步骤，从官方地址下载，解压后双击安装，选择路径并完成安装。在使用方面，详细描述了robei启动后的界面结构，包括菜单、工具条、工具箱、属性栏、工作空间和输出窗口。用户可以通过工具箱选择模块，编辑管脚属性，在工作空间设计，并在输出窗口查看错误信息。还讲述了新建模块文件、编辑属性、编写Verilog代码和编译的流程。

robei安装及基本使用方法

软件下载及安装

  • 官方下载地址：http://robei.com/index.php.
    在这里插入图片描述
    下载完成并解压后，双击可执行程序进行安装
    在这里插入图片描述
    选择安装路径，点击“next”
    在这里插入图片描述
    点击“next”
    在这里插入图片描述
    点击“install”，等待安装完成
    在这里插入图片描述
    点击“finish”
    在这里插入图片描述

robei的基本使用

Robei 软件启动后，界面如下图所示，软件界面分为菜单，工具条，工具箱，属性栏，工作空间和输出窗口几个部分。菜单和工具条位于软件的顶部，与常见的软件工具一样，工具条上分布着一些常用的按钮。左侧的工具箱里包含设计好的模型，可以重复利用。用户可以在界面右侧的属性栏里修改当前设计模块的属性。中间的工作空间是主要设计区域，当前设计模块默认名为“module”。底部为输出窗口，用来显示错误以及警告信息。

在这里插入图片描述
新建模块文件
在这里插入图片描述
在这里插入图片描述
选中p0管脚进行属性编辑
在这里插入图片描述
点击下方的“code”可以进行Verilog代码编写
在这里插入图片描述

选择“file”中的“saveas”进行保存
在这里插入图片描述
之后选择“build”中的“compile”进行编译
在这里插入图片描述
显示如下即无误
在这里插入图片描述

pss_runner
关注
Robei的安装及基本使用
li_de_kun的博客
04-20 660
文章目录下载及安装Robei1. 下载2.安装Robei的基本使用模型设计测试文件设计总结 下载及安装Robei 1. 下载 Robei的官方下载地址 2.安装 （1）解压压缩包后，双击Robei运行文件，选择Robei的安装路径 3.两次next之后，选择Install. 4.安装完成 Robei的基本使用 模型设计 1.使用Robei新建一个模块 2.更改各端口的属性 3.输入Verilog代码实现与门逻辑，并保存。 保存文件时需注意： 1.保存的路径不能含有中文和空格 2.保存的文件名不
Robei的安装、使用
weixin_45189408的博客
04-27 1027
Robei的安装、使用一、下载Robei二、安装三、注册四、Robei的基本使用1、界面2、Robei三元素3、实例——与门设计与门的结构与真值表：设计步骤：测试文件设计 一、下载Robei 地址： http://robei.com 二、安装 下载解压后： 按照说明安装就可以了 三、注册 Robei官方网站： http://robei.com/register.php 如实填写信息就可以了。 Robei EDA 软件中，点击Help -> Register 根据上面注册的用户名、密码填写，然后
Robei的安装以及基本使用
qq_43678923的博客
04-26 603
文章目录一、安装过程二、逻辑门的设计 一、安装过程 双击Robei-setup.exe，进入安装向导 选择安装路径 直接Next，不用改名字 点击install 安装完成，点击finish Robei的界面 二、逻辑门的设计 与门真值表 设计流程 注意： 1、保存路径不能包含中文和空格 2、保存文件名不能以数字和特殊符号开头 3、相关文件要保存在同一路径 4、命名时不能命名成verilog的关键字，如“module”，“if”等 新建一个模型 选择保存 修改模型
Robei 软件安装注册及基础练习
CHL的博客
04-25 1077
目录一、Robei 下载安装二、Robei注册三、Robei 基础练习1.新建模块2.新建测试文件四、参考资料 一、Robei 下载安装 下载地址：http://robei.com/eda.php?action=download 运行Rober-3.5.5.exe 文件开始安装 选择安装位置 开始菜单添加Robei install 安装完成 二、Robei注册 官方注册地址：http://robei.com/register.php 填写完注册表之后，登录 等待审核 审核通过后，会
认识Robei及Robei优势
FPGA攻城狮的博客
02-20 4192
第一章：认识工具，掌握基础 通过今天的学习，读者可以了解集成电路设计工具的历史背景情况，同时熟悉国内外的产业差距。今天的学习将为后面的操作打下基础，读者需要尽可能的熟悉软件和Verilog语法，了解Robei软件的结构和操作方式，并知道如何注册和寻找Robei资源。今天学习完成后，熟悉Verilog语言的读者可以加深记忆，刚刚开始学习FPGA设计的读者也可以轻松地掌握Verilog语言的结构和语法...
Robei温度传感器怎么使用
最新发布
04-24
好的，我现在需要帮助用户了解Robei温度传感器的使用方法。首先，用户的问题是关于Robei温度传感器的使用教程或API文档，但我需要结合提供的引用内容来分析。 根据引用3，Robei是一个EDA工具，主要用于Verilog设计...
【FPGA学习篇】认识Robei（一）
2401_84617533的博客
04-26 1047
图1.1 集成电路发展史Robei 是一种电子设计自动化（EDA）工具，它用于集成电路和电路板的设计与分析。它具有图形用户界面，允许用户通过图形化方式设计和测试电子电路，同时也提供仿真功能以验证电路的功能。Robei 设计来提供一种快速、轻量级的电路设计和仿真环境，它可能特别适用于教育、快速原型设计或小规模项目。由于该工具较为专业，它可能并不像一些主流EDA工具（如Cadence、Altium Designer或Eagle）那样广为人知。
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
StrongerHuang的博客
07-14 1050
六 Robei使用 Ctrl+Z 撤销 Ctrl+Y 恢复撤销 parameter A = 1；宏定义 `define 新建.h文件并将其include 例化 在Verilog中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量、数据常量相连 timescale定义仿真的时间单位和时间精度，写在module之前 如：timescale 1ns/1ps 时间单位1ns，时间精度1ps delete删除 框图编辑器中可以删除端口、连线、子模块、波形 七 UA
Robei3.3 用于FPGA开发，工具简单易学
05-29
Robei3.3 用于FPGA开发，工具简单易学
【FPGA】Robei EDA的使用(1)
Ninquelote的博客
03-22 4549
#来自学渣的问候~ 一边为了 Robei 杯学习 Robei EDA 软件，想把学习感悟写成博客。感觉很多东西难，难的不是知识本身，而是学习过程中对知识本身的理解。 (自我安慰） 先用 RobeiEDA 自带的System里的现成模块来讲一下仿真的过程。（官网的视频不知道为啥，声音巨小，我人都没了还是听不清） Testbech文件的创建 打开 Robei EDA 软件 在界面中选择 File 或...
《7天搞定FPGA》—Robei与Xilinx实战之前言介绍
FPGA攻城狮的博客
02-20 2001
《7天搞定FPGA》—Robei与Xilinx实战 思想前言 集成电路设计软件目前在世界上只有几家公司在做，普遍分布在欧美等国家，中国的集成电路设计软件长期依赖于盗版和进口。“工欲善其事，必先利其器”，中国要想大力发展集成电路产业，首先要有自主知识产权的集成电路设计工具。 Robei是一款全新的拥有自主知识产权的集成电路设计工具，不仅具备传统的设计工具的代码编写、编译、仿真功能，更增加了可视化和模...
Verilog编程巩固练习
CNLWW的博客
04-20 687
Verilog编程巩固练习1.在线Verilog编程网站学习1.1 门电路1.1.1 与门1.1.2 或非门1.1.3 异或非门（同或门）1.2 组合电路1.2.1 半加器1.2.2 全加器1.2.3 2选1数据选择器1.3 时序电路1.3.1 D触发器1.3.2 8位D触发器1.3.3 带复位按钮的D触发器1.3.4 锁存器（Latch）2.安装并注册 Robei 软件，完成练习 1.在线Verilog编程网站学习 首先进入在线编程官网： https://hdlbits.01xz.net/wiki/
280049 CLB编译过程不产生CLB.vcd文件问题解决办法
qq_39462034的博客
06-03 781
280049 CLB编译过程不产生CLB.vcd文件问题解决办法 最近在用280049使用CLB模块时，碰到按照TI官方文件提供的过程进行编译时不会产生CLB.vcd文件的情况。 1.TI官方论坛对这个问题的解答 链接: link. 2.解决办法 TDM-GCC和gtkwave版本有问题 gtkwave下载地址：https://sourceforge.net/projects/gtkwave/files/gtkwave-3.3.100-bin-win64/ TDM-GCC下载地址：https://sou
【FPGA】Robei EDA 常见问题解决（1）
Ninquelote的博客
04-21 2886
#今天也是咸鱼的一天~（换口头禅了） 收集了一下，来自Robei 杯比赛QQ群里的提问，还有我自己用这个EDA的时候，遇到的问题。 （学渣留下了悲伤的泪水） 中文路径带来的问题 这是一个众所周知但又经常容易出错的地方。目前我遇到的所有FPGA的软件，Quartus，Vivado，TD（上海安路的开发环境），还有Robei EDA，都不能使用中文作为路径名称。TD可以在中文路径下打开，但是不能编...
Verilog学习
qqq080的博客
04-25 889
目录一、Verilog语言学习1.门电路2.组合电路3.时序电路 实验目的： 1.在线Verilog编程网站学习。 2.安装并注册 Robei 软件，按照“7天学好Robei”指导书，完成练习。 实验环境：HDLBites 参考资料：大佬的知乎 一、Verilog语言学习 1.门电路 （1）非门Notgate module top_module( input in, output out ); assign out=~in;//注意，~是按位求反，！是逻辑求反 endmodule 成功后出现波形
RobeiEDA 8位移位寄存器
qq_45382733的博客
01-12 1823
一、shift module参数设置 五输入一输出，输入为wire类型，输出为reg类型。其中data_in和data_out为8bit，set为3bit，通过不同的set值来确定移动的位数。 二、shift module核心代码 编译后生成.v文件 三、测试模块shift_test 新建测试文件，保存在同一目录下后将module模块移入再连线，编译后生成.vcd文件可查看波形。 测试模块的输入激励： 四、约束模块 连线完成后根据开发板给端口命名，编译后生成.xdc文件。 ...
案例学习Robei抢答器设计
FPGA攻城狮的博客
02-17 941
关于Robei抢答器的设计案例学习
集成电路竞赛—— Robei杯赛题（正经）解读
Ninquelote的博客
05-01 5624
#今天也是咸鱼的一天~ ———————————————这是一个吐槽的分割线——————————————————— 因为第一次这么认真参加这种有开放式赛题的比赛（上一次FPGA竞赛完全是长见识，没有认真比赛），所以对于赛题的解读其实不是那么明确。毕竟对于电赛来说，电子设计竞赛的赛题明确，同时有很长时间的举办历史，对于参赛规范这种东西，都已经被解说的明明白白了。 对于Robei 杯来说，他们是第一次举...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值