39、图形硬件上复合阶双线性对的加速

图形硬件上复合阶双线性对的加速

1 引言

双线性对 $\hat{e} : G×G →G_T$ 若其群 $G$ 和 $G_T$ 的阶为合数，则称该双线性对是在复合阶群上的。具有这种性质的双线性对在近期的密码学构造中应用广泛，特别是在功能加密方案里。然而，与素数阶双线性对相比，计算复合阶双线性对的代价要高得多。

为达到相同的 80 位（AES）安全级别，复合阶至少需要 1024 位才能保证难以分解，而素数阶只需小得多的位数（如 160 位）即可。这导致底层有限域、椭圆曲线运算以及双线性对评估算法本身的速度大幅下降。有估计表明，复合阶双线性对的计算速度比素数阶的慢 50 倍。因此，复合阶双线性对的计算很容易成为密码学构造的瓶颈，尤其是在需要同时计算多个这样的双线性对时。

现有的一种解决方案是将复合阶双线性对转换为素数阶双线性对，但该方法并非通用，仅适用于某些特定的密码学构造。为解决这一问题，我们利用图形处理单元（GPU）上大量可用的线程来加速复合阶双线性对的计算。

1.1 方法概述

我们提出的方法同时考虑了双线性对内部和双线性对之间的并行性。计算单个双线性对时，使用一个线程块；同时运行多个线程块来并行计算多个双线性对。具体步骤如下：
1. 在每个线程上实现 32 位模加法、减法和乘法。
2. 通过剩余数系统（RNS）在一个线程块上进行有限域 $F_q$ 的加法、减法和乘法运算。
3. 基于 $F_q$ 运算实现扩展域 $F_{q^2}$ 的乘法和平方运算，以及椭圆曲线上的加法和加倍运算。
4. 基于 $F_q$ 运算、$F_{q^2}$ 运算和椭圆曲线运算实现双线性对算法。

2 算