<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[jackack的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/jackack</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; jackack]]></copyright><item><title><![CDATA[小白学懂分频器（二）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/131705322</link><guid>https://blog.youkuaiyun.com/jackack/article/details/131705322</guid><author>jackack</author><pubDate>Sat, 15 Jul 2023 09:08:56 +0800</pubDate><description><![CDATA[第一个上升沿来临后，计数器从0开始自加1，同时输出1，第二个上升沿来临后，计数器值自加1，输出变为0，第三个上升沿来临计数为2，下一个上升沿来临时，计数器满足要求，开始翻转输出，这样循环。当n不是2的整数次幂时，如n为5，从0计数到n-1，其最高位作为时钟输出（占空比不一定为 50%），即从0计数到4后又返回0，那么需要定义一个三位的寄存器。当进行2、4、8（2的n次）分频时，输出2的n次最高位即为相应分频，并且占空比为50%，但6、10这样的分频，占空比就不是50%了，该怎么办呢？那我们该怎样实现呢？]]></description><category></category></item><item><title><![CDATA[小宝学懂分频器（一）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/131702102</link><guid>https://blog.youkuaiyun.com/jackack/article/details/131702102</guid><author>jackack</author><pubDate>Thu, 13 Jul 2023 16:11:51 +0800</pubDate><description><![CDATA[计数器和分频器的设计]]></description><category></category></item><item><title><![CDATA[数电基础一：原码、反码和补码]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/129993819</link><guid>https://blog.youkuaiyun.com/jackack/article/details/129993819</guid><author>jackack</author><pubDate>Thu, 06 Apr 2023 17:01:22 +0800</pubDate><description><![CDATA[数电基本知识复习]]></description><category></category></item><item><title><![CDATA[异步FiFO原理及实现]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/129972776</link><guid>https://blog.youkuaiyun.com/jackack/article/details/129972776</guid><author>jackack</author><pubDate>Wed, 05 Apr 2023 17:38:44 +0800</pubDate><description><![CDATA[当时钟信号上升沿到来的时候正好采样的数据也在发生变化，但是对于采样的时钟信号，如果想要采样得到一个稳定值，在clk的上升沿的前一段时间有一个建立时间TSU和在clk的上升沿的后一段时间有一个保持时间Th，如果在这两个时间段内采样的信号D发生跳变的话，输出的信号Q就会出现0，1之间跳变的不稳定、不确定状态，从而对采样结果产生干扰，这就是亚稳态。9、rd_en：主机发送给FIFO的读使能，一般受制于FIFO发出的empty信号，若empty信号为高，一般主机会拉低读使能信号，防止从FIFO中读出不确定的数据。]]></description><category></category></item><item><title><![CDATA[FPGA基础（数字电路）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127844387</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127844387</guid><author>jackack</author><pubDate>Fri, 18 Nov 2022 15:39:30 +0800</pubDate><description><![CDATA[Verilog语言是硬件描述语言而不是设计语言。在写Verilog代码时，大脑要先想好完成的具体功能应该用什么样的电路实现，然后再用Verilog描述出来。
]]></description><category></category></item><item><title><![CDATA[MCDF实验5：凛冬的寒风（从verilog到SV的入门lab5）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127665967</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127665967</guid><author>jackack</author><pubDate>Thu, 03 Nov 2022 12:46:27 +0800</pubDate><description><![CDATA[Lab5主要完成如何定义覆盖率，如何从验证计划到测试用例的实现，最后再到覆盖率的量化。种一棵树最好的时间是十年前，其次是现在。不是吗？]]></description><category></category></item><item><title><![CDATA[MCDF实验4：魔龙的狂舞（从verilog到SV的入门lab4）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127487631</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127487631</guid><author>jackack</author><pubDate>Wed, 26 Oct 2022 13:57:31 +0800</pubDate><description><![CDATA[1. 实验3结构包含moinitor、checker、generator、initiator、test，这已经是一个完整的仿真结构，实验4可以说是实验3结构的复制粘贴。
 2. 实验4将设计变得更复杂，添加了reg寄存器模块，formatter模块。验证过程完全相同，需要像实验3的验证过程一样对这两个模块也做仿真验证。
 设计中reg的功能是可以选择从哪个fifo接收数据，并且可以判断fifo余量（之前是margin），可以控制打包的长度。formatter做数据打包。]]></description><category></category></item><item><title><![CDATA[MCDF实验3：群鸦的盛宴（从verilog到SV的入门lab3）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127452311</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127452311</guid><author>jackack</author><pubDate>Sat, 22 Oct 2022 18:26:27 +0800</pubDate><description><![CDATA[在实验3添加了随机约束来随机化产生的数据，使用了信箱来完成类之间的通信，添加了monitor、checker让验证的组件越来越完整。种一棵树最好的时间是十年前，其次是现在。不是吗？]]></description><category></category></item><item><title><![CDATA[MCDF实验2：冰雨的风暴（从verilog到SV的入门lab2）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127402753</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127402753</guid><author>jackack</author><pubDate>Thu, 20 Oct 2022 17:13:17 +0800</pubDate><description><![CDATA[在实验1，通过A产生动态数组并赋值给B，B再传给c，完成了激励的发送。总体来说很容易上手。而在实验2产生数据的方式、赋值的方式变为了抽象的概念，对于初学者可能不是很好理解，但你看完这篇文章，不会都难。]]></description><category></category></item><item><title><![CDATA[MCDF实验1：列王的纷争（从verilog到SV的入门lab1）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127395154</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127395154</guid><author>jackack</author><pubDate>Tue, 18 Oct 2022 21:36:46 +0800</pubDate><description><![CDATA[使用动态数组来产生数据，并将验证结构修改的更加合理。]]></description><category></category></item><item><title><![CDATA[MCDF实验0：权力的游戏（从verilog到SV的入门lab0）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127385733</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127385733</guid><author>jackack</author><pubDate>Tue, 18 Oct 2022 16:21:09 +0800</pubDate><description><![CDATA[从MCDF实验来更全面的了解IC验证，将从权力的游戏、列王的纷争、冰雨的风暴、群鸦的盛宴、魔龙的狂舞和凛冬的寒风这六个章节，一步一步讲解实验。种一棵树最好的时间是十年前，其次是现在。不是吗？]]></description><category></category></item><item><title><![CDATA[MCDF说明文档]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127380264</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127380264</guid><author>jackack</author><pubDate>Tue, 18 Oct 2022 10:51:37 +0800</pubDate><description><![CDATA[MCDF的说明文档，介绍了功能、信号、时序、寄存器等参数，方便后续实验时参考。]]></description><category></category></item><item><title><![CDATA[保姆级教程超硬核包会，SystemVerilog SV 断言]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127352724</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127352724</guid><author>jackack</author><pubDate>Mon, 17 Oct 2022 14:18:45 +0800</pubDate><description><![CDATA[仿真的时候，需要观察某些程序运行的结果是否符合预期，这一需求一般是通过断言来实现。]]></description><category></category></item><item><title><![CDATA[保姆级教程超硬核包会，TCL解释语言]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127343031</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127343031</guid><author>jackack</author><pubDate>Sun, 16 Oct 2022 15:17:20 +0800</pubDate><description><![CDATA[对在EDA仿真工具中使用的TCL语言做了简单介绍。]]></description><category></category></item><item><title><![CDATA[保姆级教程超硬核包会，SystemVerilog SV 覆盖率]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127316775</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127316775</guid><author>jackack</author><pubDate>Sun, 16 Oct 2022 00:14:04 +0800</pubDate><description><![CDATA[介绍了代码覆盖率和功能覆盖率，对其中的关键词做了简单介绍。]]></description><category></category></item><item><title><![CDATA[保姆级教程超硬核包会，SystemVerilog SV类(class)]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127247350</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127247350</guid><author>jackack</author><pubDate>Fri, 14 Oct 2022 09:00:00 +0800</pubDate><description><![CDATA[介绍了类的封装、类的继承、类的多态包的使用、随机约束、线程间的同步和通信和类型转化。文章很长但通俗易懂，耐心看下去你会通透的。]]></description><category></category></item><item><title><![CDATA[保姆级超硬核包会，System Verilog SV数组]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127219379</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127219379</guid><author>jackack</author><pubDate>Sun, 09 Oct 2022 22:43:04 +0800</pubDate><description><![CDATA[SV中常用的数组包括定长数组、动态数组、队列、关联数组。]]></description><category></category></item><item><title><![CDATA[保姆级超硬核包会，​System Verilog SV接口（interface ）]]></title><link>https://blog.youkuaiyun.com/jackack/article/details/127215204</link><guid>https://blog.youkuaiyun.com/jackack/article/details/127215204</guid><author>jackack</author><pubDate>Sun, 09 Oct 2022 02:59:18 +0800</pubDate><description><![CDATA[SV中TB的构成主要包括Dut的例化、interface的例化、验证环境的例化三部分。接口类似于一条总线，把零碎的线包装在一起，给那些需要的模块。]]></description><category></category></item></channel></rss>