53、芯片信号完整性与单元建模技术解析

芯片信号完整性与单元建模技术解析

1. 芯片信号完整性评估新方法

在数字集成电路中，信号完整性评估至关重要。传统方法在处理噪声源对信号的影响时存在一定局限性，而新提出的自底向上方法为解决这一问题提供了新思路。

该方法主要利用拟合模型来表示驱动器、互连和接收器的关键特性，以及所有噪声源（如电源噪声、时序不确定性、串扰）的影响。通过将这些模型相结合，可以评估通过线路传输的每个比特的正确性，最终得到一个参数化的比特级模型，用于表示有噪声的片上通信信道。

1.1 方法概述

此方法的核心在于在逻辑层面准确评估信号完整性。它通过构建拟合模型，将驱动器、互连和接收器的特性以及噪声源的影响进行量化。这些模型可以根据不同的噪声源假设，评估任意比特流在任意比特率下的传输错误概率。

1.2 具体实现步骤

• 模型构建 ：利用拟合模型表示驱动器、互连和接收器的关键特性，以及噪声源的影响。
• 比特正确性评估 ：将各个模型相结合，评估每个比特的正确性。
• 错误概率计算 ：根据模型和评估结果，计算任意比特流在任意比特率下的传输错误概率。

1.3 实验验证

为了验证该方法的有效性和准确性，进行了一系列实验。实验中，使用了 0.18µm 技术、2V 电源的电压级接收器和发射器，并对互连采用了五阶段 RC 模型。所有电压噪声源假设为独立且均匀分布在 -0.2V 至 +0.2V 之间，时钟抖动也采用了类似的分布。

<