ExcelModelErrorException: tools.excel.error.excel.vo.error

最新推荐文章于 2024-05-23 19:17:32 发布
最新推荐文章于 2024-05-23 19:17:32 发布
阅读量303 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： java学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/iwuio/article/details/81626750
本文记录了一次在导出Excel过程中遇到的错误及其解决过程。作者发现修改实体类中的注解可能是导致问题的原因之一。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在导出Excel的时候出现了这个错误！

搜了很久也没解决。

      后来按着文档。后来从写了一边，唯一和上次不同的地方，就是在实体中加了两个注解，不知道是不是这里的错误，如果大家有出现这个错误可以这样试一试。

@ExcelModelConfig
@Entity

   

YOLOv5—RTX3080 conda环境配置cuda11.1、cudnn8.0.5、pytorch1.8.0、tensorrt7.2.2.3、opencv4.4.0、deepstream5.1.0
weixin_50008473的博客
03-26 5131
YOLOv5—RTX 3080 conda环境配置pytorch 1.X86版本的Anaconda的安装 1.1 安装anaconda （1）下载页面链接：https://www.anaconda.com/products/individual 根据系统信息选择相应的安装包，如下图所示： （2）安装步骤 1）cd 文件下载目录 2）执行命令：bash Anaconda3-2020.11-Linux-x86_64.sh 安装过程中： <1> 阅读注册信息，回车继续 <2> 同意注册
evo测试工具错误： evo module evo.main_traj crashed - no logfile written (disabled)
qq_33733356的博客
06-26 5249
声明：我们都是知识的搬运工，所谓原创可以理解为对原有知识的再加工罢了。 evo是用来测试SLAM经常使用的工具。 evo的下载过程请参考https://github.com/MichaelGrupp/evo 推荐使用源码的方式下载。 但是在测试evo在github上给出的案例时确出现了如下错误　 -Lenovo-G50-80:~/evo-master/test/data$ evo_traj kitti KITTI_00_ORB.txt KITTI_00_SPTAM.txt --ref=KITTI
【QuotationTool】Model的实现（一），获得Excel路径以及Excel输出格式
weixin_30606669的博客
02-24 155
项目链接：https://gitee.com/xyjtysk/quotationTools 在【QuotationTool的代码实现】主要数据结构.md中，我们介绍了如何针对的本项目的主要数据结构是什么，也就是把Excel表格里面的数据读出来，放到什么样的结构里面方便后续的处理。 下面我们接着介绍如何实现明细清单页。 要实现完成的流程，我们首先得获得Excel所在的完整路径+文件名，以及对输出的表...
Java Excel框架
阿靖的博客
09-21 1679
提供Excel导入导出功能 一、安装依赖 <dependency> <groupId>cn.gjing</groupId> <artifactId>tools-excel</artifactId> <version>1.0.0</version> </dependency> 二...
使用tools-excel进行excel导入导出
weixin_42943586的博客
09-18 856
一、安装依赖 推荐使用最新版本，可通过文章末尾官方文档链接跳转查看 <dependency> <groupId>cn.gjing</groupId> <artifactId>tools-excel</artifactId> <version>2.2.8</version> </dependency> 二、Excel导出 1、单表头 定义Excel映射实体, @Data是lombok的注解
实用技巧：Excel中的常见问题以及解决方法
kevinhg的博客
04-27 2518
一、在Excel中不能进行求和运算 　　由于在操作中更改了字段的数值后，求和字段的所有单元格中的数值没有随之变化，造成不能正常运算。可以单击“工具→选项”命令，在打开的“选项”对话框中单击“重新计算”选项卡。在“计算”选项区中选中“自动重算”单选按钮，单击“确定”按钮，就可以进行自动计算并更新单元格的值了。 二、在Excel中打开多个工作表时提示“内存不足，不能执行显示” 　　这时首先关闭所
UnrecognizedFlagError: Unknown command line flag 'f'的解决方法
wangyueban的博客
11-28 5500
在jupyter中会存在下载cifar10的问题 cifar10.maybe_download_and_extract() 不成功的问题 tf.app.flags.DEFINE_string(‘f’, ‘’, ‘kernel’) 可以解决问题
gulimall记录https://note.youdao.com/s/8Y50kXqe
lxd1373006963的博客
07-03 4083
记录
Modelsim Error(vsim-3033)：Instantiation of ‘fifo_generator_v13_2_3‘ failed. The design unit was not
read_book_con的博客
05-23 1931
vivado与modelsim联合仿真时无法顺利完成，出现报错 **Error(vsim-3033)**：../bd/system/ip/system_fifo_generator_0_0/sim/system_fifo_generator_0_0.v(291): Instantiation of 'fifo_generator_v13_2_3' failed.The design unit was not found.
CentOS 7.x环境下搭建: Headless chrome + Selenium + ChromeDriver 实现自动化测试
热门推荐
皖南笑笑生的博客
03-13 2万+
笔者所在公司希望使用Selenium进行高性能的自动化测试。出于稳定性考虑，我们选择linux环境，而不是Windows环境。同时为了追求测试效率，去UI化，所以选择了Chrome的Headless方案。 在环境搭建上，没有成熟的文档和方案支持，遇到了一些问题，花了不少精力，终于完成。因此记录下来希望对大家有所帮助。 1、环境说明 2、最新版本Google-Chrome安装 2.1 指定上...
Excel解析不规范数据报错解决方案
LQ的博客
04-15 1805
1.如图中excel(不规范excel数据) 2.使用ExcelParseUtil工具类解析Excel且校验并修正数据，最终读取数据 File file = new File("D:\\xx.xls"); ExcelParseUtil<QualifiedRateResult> excelParseUtil = new ExcelParseUtil<>(); List<QualifiedRateResult> qualifiedRateResults = exce
Excel导入操作
努力发光呀
10-29 1363
在项目开发的过程中,我们经常会用到excel 表格的导入导出,刚解决难免会遇到很多问题,我们使用的是J-Excel 封装好的工具,下面就总结一下具体的操作流程. 一:pom.xml中添加依赖 对于SSM 的项目需要 在api的POM文件中加入对J-Excel的依赖 &amp;amp;amp;amp;lt;dependency&amp;amp;amp;amp;gt; &amp;amp;amp;amp;lt;groupId&amp;amp;amp;amp;gt;org.jplu
Jplus 框架说明
weixin_34279184的博客
08-26 1113
为什么80%的码农都做不了架构师？>>> ...
#使用tools-excel进行excel表格导入导出
weixin_45528177的博客
04-12 1465
#使用tools-excel进行excel表格导入导出 依赖 <dependency> <groupId>cn.gjing</groupId> <artifactId>tools-excel</artifactId> <version>2.0.0<...
关于vsphere exsi安装时遇到的问题
weixin_30596023的博客
12-04 1746
我在虚拟机上安装vsphere 6.0的时候，在安装的过程中报错，出现了如下的内容。 Error loading /tools.t00 Compressed MD5: Decompressed MD5: 然后我查找这个问题的答案的时候，看到有类似的帖子上有人问机器的内存是多少。看到这里，我想到这是用在服务器上的程序，内存应该有一个最低标准才能运行。 而我的测试机只给分配了1GB的内存，...
如何用excel求解器solver求出最优化解
ll_6688的专栏
01-05 1万+
excel里面通常不会默认添加求解器的，我们要进行简单的操作来实现。 选择”文件“，点击”选项“；在弹出的excel选项框中点击”加载项“，选择”excel加载项“，点击”转到“ 在弹出的加载宏对话框中勾选"规划求解”，点击“确定”；于是在数据选项卡中就添加了求解器solver工具
设计表时 error: column"spclocation" does not exist
crazy_qu的博客
06-06 1万+
提示: 最好解决方案，使用最新版Navicat 11版本，附上下载地址 http://dblt.xiazaiba.com/Soft/N/Navicat_Premium_11.0.10_XiaZaiBa.exe 使用Navicat获取某表的表结构设计信息时，报错：ERROR: column “spclocation” does not exist   一：环境 Postgr
安装vmware tools错误解决办法
wangli61289的专栏
03-11 1万+
很多朋友都在用vmware装linux，在安装vmware tools的时候，由于操作不当，在安装vmware tools中途中断，在第二次安装的时候，系统提示vmware tools安装已存在，要安就要先卸载，可是yes后，提示error：unable to execute /usr/bin/vmware-uninstall-tools.pl  原因是，因为在安装中途中断，vmware-uni
Determining the location of the ModelSim executable... Using: E:\intelFPGA\18.1\modelsim_ase\win32aloem To specify a ModelSim executable directory, select: Tools -> Options -> EDA Tool Options Note: if both ModelSim-Altera and ModelSim executables are available, ModelSim-Altera will be used. **** Generating the ModelSim Testbench **** quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off 1 -c 1 --vector_source="E:/intelFPGA/WORK/Waveform.vwf" --testbench_file="E:/intelFPGA/WORK/simulation/qsim/Waveform.vwf.vt" Info: ******************************************************************* Info: Running Quartus Prime EDA Netlist Writer Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition Info: Copyright (C) 2018 Intel Corporation. All rights reserved. Info: Your use of Intel Corporation's design tools, logic functions Info: and other software and tools, and its AMPP partner logic Info: functions, and any output files from any of the foregoing Info: (including device programming or simulation files), and any Info: associated documentation or information are expressly subject Info: to the terms and conditions of the Intel Program License Info: Subscription Agreement, the Intel Quartus Prime License Agreement, Info: the Intel FPGA IP License Agreement, or other applicable license Info: agreement, including, without limitation, that your use is for Info: the sole purpose of programming logic devices manufactured by Info: Intel and sold by Intel or its authorized distributors. Please Info: refer to the applicable agreement for further details. Info: Processing started: Thu May 22 00:35:13 2025 Info: Command: quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off 1 -c 1 --vector_source=E:/intelFPGA/WORK/Waveform.vwf --testbench_file=E:/intelFPGA/WORK/simulation/qsim/Waveform.vwf.vt Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance. Completed successfully. Completed successfully. **** Generating the functional simulation netlist **** quartus_eda --write_settings_files=off --simulation --functional=on --flatten_buses=off --tool=modelsim_oem --format=verilog --output_directory="E:/intelFPGA/WORK/simulation/qsim/" 1 -c 1 Info: ******************************************************************* Info: Running Quartus Prime EDA Netlist Writer Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition Info: Copyright (C) 2018 Intel Corporation. All rights reserved. Info: Your use of Intel Corporation's design tools, logic functions Info: and other software and tools, and its AMPP partner logic Info: functions, and any output files from any of the foregoing Info: (including device programming or simulation files), and any Info: associated documentation or information are expressly subject Info: to the terms and conditions of the Intel Program License Info: Subscription Agreement, the Intel Quartus Prime License Agreement, Info: the Intel FPGA IP License Agreement, or other applicable license Info: agreement, including, without limitation, that your use is for Info: the sole purpose of programming logic devices manufactured by Info: Intel and sold by Intel or its authorized distributors. Please Info: refer to the applicable agreement for further details. Info: Processing started: Thu May 22 00:35:14 2025 Info: Command: quartus_eda --write_settings_files=off --simulation=on --functional=on --flatten_buses=off --tool=modelsim_oem --format=verilog --output_directory=E:/intelFPGA/WORK/simulation/qsim/ 1 -c 1 Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance. Info (204019): Generated file 1.vo in folder "E:/intelFPGA/WORK/simulation/qsim//" for EDA simulation tool Info: Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning Info: Peak virtual memory: 4725 megabytes Info: Processing ended: Thu May 22 00:35:15 2025 Info: Elapsed time: 00:00:01 Info: Total CPU time (on all processors): 00:00:01 Completed successfully. **** Generating the ModelSim .do script **** E:/intelFPGA/WORK/simulation/qsim/1.do generated. Completed successfully. **** Running the ModelSim simulation **** E:/intelFPGA/18.1/modelsim_ase/win32aloem/vsim -c -do 1.do Reading E:/intelFPGA/18.1/modelsim_ase/tcl/vsim/pref.tcl # 10.5b # do 1.do # ** Warning: (vlib-34) Library already exists at "work". # couldn't execute "E:\intelFPGA\18.1\modelsim_ase\win32aloem\vlog": invalid argument # couldn't execute "E:\intelFPGA\18.1\modelsim_ase\win32aloem\vlog": invalid argument # vsim -novopt -c -t 1ps -L cyclonev_ver -L altera_ver -L altera_mf_ver -L 220model_ver -L sgate_ver -L altera_lnsim_ver work.1_vlg_vec_tst # Start time: 00:35:15 on May 22,2025 # ** Error: (vsim-3170) Could not find 'work.1_vlg_vec_tst'. # Searched libraries: # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/cyclonev # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/altera # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/altera_mf # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/220model # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/sgate # E:/intelFPGA/18.1/modelsim_ase/altera/verilog/altera_lnsim # E:/intelFPGA/WORK/simulation/qsim/work # Error loading design Error loading design # End time: 00:35:16 on May 22,2025, Elapsed time: 0:00:01 # Errors: 1, Warnings: 0 Error.
最新发布
05-23
如果 Quartus Prime 中的 EDA Netlist Writer 工具未能正确生成网表文件（`.v` 或 `.vo`），或者这些文件未被成功导入到 ModelSim 中，则可能导致 `work.<design_name>` 库中的对象无法找到。此问题也可能源于编译...
评论 11
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值