ivy_reny的专栏

IP/ASIC/SoC设计流程与环境平台下图是目前行业主流的IP/ASIC/SoC设计流程以及行业认可的EDA技术平台，其中整合了Synopsys、Mentor Graphics以及Cadence公司的相关技术和产品，构成完整的设计流程和方法学。如上图所示，在大规模复杂的ASIC和SoC设计领域，Mentor Graphics公司的仿真验证技术、低功耗优化技术、软硬件协同验证技术、DF

Mentor ASIC/FPGA验证平台介绍        ASIC/FPGA设计验证流程是一个复杂的过程，它由多个工作环节组成，对于工程师团队来说哪一个环节没有把握好都有可能会引入严重的设计问题，我们推荐的ASIC/FPGA设计验证流程如下图所示。 图1 – ASIC/FPGA开发流程        设计团队和验证团队从对产品规格书的需求分析开始，将工作分解为各个流程块，

Synopsys的产品线覆盖了整个IC设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品， Galaxy设计平台和Discovery验证平台。这些平台为客户实现先进的集成电路设计和验证提供了整套综合性的工具。        Synopsys解决方案包括：　　· System Creation(系统生成)　　· System Ve

1.1 什么是DC?      DC(Design Compiler)是Synopsys的logical synthesis优化工具，它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如硬件描述语言、原理图和netlist等，并产生多种性能报告，在缩短设计时间的同时提高读者设计性能。1.2 DC能接受多少种输入格式

1. 《Verilog HDL高级数字设计》        中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。书中例子极其丰富，涵盖了RISC、UART、异步FIFO、数字信号处理、乘法器和触发器，其中一章讲一个简单RISC的部分尤其值得仔细揣摩，可以令大家受益匪浅。书中很好的贯穿了code风格与综合电路的关系，以及状态机的写法。

原文地址：http://kellen.wang/zh/the-knowledge-base-of-a-qualified-ic-design-engineer/I. 技能清单        作为一个真正合格的数字IC设计工程师，你永远都需要去不断学习更加先进的知识和技术。因此，这里列出来的技能永远都不会是完整的。我尽量每年都对这个列表进行一次更新。如果你觉得这个清单不全面，可以在本

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。1. 规格制定        芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。2. 详细设计        Fabless根据客户提