AXI4与AXI3的区别

最新推荐文章于 2025-07-11 16:31:03 发布

ivy_reny

最新推荐文章于 2025-07-11 16:31:03 发布

阅读量8.6k

点赞数 3

CC 4.0 BY-SA版权

分类专栏：计算机体系结构文章标签：总线

本文链接：https://blog.youkuaiyun.com/ivy_reny/article/details/62884564

AXI4相较于AXI3，扩展了burst length至256 beats，增加了QoS标识，引入了multiple region interface以支持逻辑地址映射和物理地址保护。同时，修改了write response dependencies，规定AW channel结束才能响应。AXI4还修改了AWCACHE/ARCHACHE的bit0定义，并移除了WID和locked transactions，简化了协议。AXI4-lite则主要用于简化寄存器访问。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.burst length

AXI4对burst length进行了扩展。AXI3最大burst length是16 beats，而AXI4支持最大到256 beats，但是仅支持INCR burst type超过16 beats，exclusive access也不能超过16beats。但是根据经验来讲各家公司好像也没太遵循这个规则，很多AXI3的IP awlen/arlen的位宽是多少，支持多大的burst length也是根据自己的情况来定的，其实这个对protocol的完整性没什么影响，所以大家也是根据自己的系统需求来定，但一般还是2的n次方。

2.增加QoS(quality of service)

其实ARM自己也没有明确认为好AWQOS和ARQOS的意义，比较像sideband信号，spec里面举例是说用于标识command的priority。但其实很多IP自己有urgent,ultra,flush等sideband信号实现的。

3.增加multiple region interface

增加了AWREGION和ARREGION，这个比较属于系统组的应用。

（1）给transaction标识region，从而很方便的实现logical adress到physical address的address mapping,如一个logical address标识为不同的region，就可以mapping到不同的物理地址上去。所以不需要slave用额外的decoder去支援不同的逻辑地址。

（2）通过划分region，对某些physical allocation进行保护，别如某个region只能被non-secure write，某个region只能被secure write