蓝桥杯国赛CB组 DP 总结

博客围绕本质上升子序列展开,给定长度200的字符串,求本质不同的上升子序列个数。本质不同指子序列字符串唯一,上升即字典序升序。通过设dp[i]为以str[i]结尾的子序列个数,根据str[j]与str[i]的大小关系进行状态转移,最后累加得出结果。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

本质上升子序列

题意: 给定一个长度为200的字符串,问当中有多少个本质不同的上升子序列。
本质不同:子序列的字符串唯一。
上升:字典序升序。

tocyjkdzcieoiodfpbgcncsrjbhmugdnojjddhllnofawllbhfiadgdcdjstemphmnjihecoapdjjrprrqnhgccevdarufmliqijgihhfgdcmxvicfauachlifhafpdccfseflcdgjncadfclvfmadvrnaaahahndsikzssoywakgnfjjaihtniptwoulxbaeqkqhfwl
思路: 思考状态转移方程转移的是什么。

  • 我们既然知道子序列一定是上升的,那么必有该子序列的最后一位是字典序最大的。
  • 那么我们设 d p [ i ] dp[i] dp[i] 为以 s t r [ i ] str[i] str[i] 结尾的子序列的个数。
  • 那么每一个字符都是一个单独的子序列,长度为1.
  • 我们用 j j j 遍历 [ 0 , i − 1 ] [0,i-1] [0,i1] 的字符,会得到三种情况:
  • 如果 s t r [ j ] < s t r [ i ] str[j]<str[i] str[j]<str[i],说明可以在 s t r [ j ] str[j] str[j] 后面加一个字符 s t r [ i ] str[i] str[i] ,新的子序列依然是上升子序列。对于这种情况,有 d p [ i ] + = d p [ j ] dp[i]+=dp[j] dp[i]+=dp[j],即所有比 s t r [ i ] str[i] str[i] 小的且在 s t r [ i ] str[i] str[i] 之前的字符,都是可以在它们的最后在加上 s t r [ i ] str[i] str[i] 这个字符。并在此统计每个新的子序列的个数,记录在 d p [ i ] dp[i] dp[i] 中。
  • 如果 s t r [ j ] = s t r [ i ] str[j]=str[i] str[j]=str[i],说明我们更新的以 s t r [ j ] str[j] str[j] 结尾的子序列,会变成以 s t r [ i ] str[i] str[i] 结尾的子序列,但二者本质相同,我们按理来说不应该改变任何值,应该保持数量不变,这样正好是以 s t r [ i ] str[i] str[i] 结尾的上升子序列的个数。但是多个相同的字符,我们在最后计数的时候只需要一个,其它均属于本质相同,所以对于这种情况有 d p [ i ] − = d p [ j ] dp[i]-=dp[j] dp[i]=dp[j] ,即我们只保留唯一一个。
  • 如果 s t r [ j ] > s t r [ i ] str[j]>str[i] str[j]>str[i] ,说明若在当前的子序列上加上 s t r [ i ] str[i] str[i] 这个字符,将不再属于上升子序列,那么对如这种情况,我们不作任何统计。
  • 最终将以在 [ 0 , s t r . s i z e ( ) − 1 ] [0,str.size()-1] [0,str.size()1] 中 以 s t r [ i ] str[i] str[i]结尾的上升子序列数量做累加,得到最终的答案,即总共有多少个上升子序列。
#include <bits/stdc++.h>
using namespace std;
typedef long long ll;
const int maxn=210;
ll dp[maxn];
int main(){
    string s;
    cin>>s;
    for(int i=0;i<s.size();i++){
        dp[i]=1;
    }//在long long中,一开始用memset()初始化,并没有初始化成1,但int可以。
    for(int i=0;i<s.size();i++){
        cout<<dp[i]<<endl;
        for(int j=0;j<i;j++){
            if(s[j]<s[i]){
                dp[i]+=dp[j];
            }else if(s[j]==s[i]){
                dp[i]-=dp[j];
            }
        }
    }
    ll ans=0;
    for(int i=0;i<s.size();i++){
        ans+=dp[i];
    }
    cout<<ans<<endl;
    //system("pause");
    return 0;
}
内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计与实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值