FPGA学习
深入FPGA专栏,洞悉可编程逻辑器件精髓,解锁硬件加速与并行处理新纪元,赋能创新应用与高效设计。本专栏将重点介绍硬件描述语言(HDL),如Verilog和VHDL,这些语言是FPGA设计的核心工具,能够精确描述硬件的行为和结构,助力实现FPGA的灵活配置和功能优化。
ithLiu
没有最好的,只有最合适的,或者说只有最合适的才是最好的。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
FPGA错误分析:“Error:Ordered port connections cannot be mixed with named port connections”
简单看了一下好像格式啥的都正确,实则是由于。原创 2025-02-10 09:48:10 · 938 阅读 · 3 评论 -
问:什么时候用 wire??什么时候用 reg???
简单来说硬件描述语言有两种用途:1、仿真,2、综合。对于wire和reg,也要从这两个角度来考虑。*********************************************************************************从仿真的角度来说,HDL语言面对的是编译器(如Modelsim等),相当于软件思路。这时:wire对应于连续赋值,如转载 2017-05-22 09:28:08 · 1358 阅读 · 0 评论
分享