飞思卡尔单片机AD模块简述（3）

最新推荐文章于 2020-02-07 19:42:57 发布
最新推荐文章于 2020-02-07 19:42:57 发布 · 163 阅读 · 0
文章标签：

#嵌入式

本文详细介绍了ATD模块中的关键寄存器功能，包括比较使能寄存器、状态寄存器2、输入使能寄存器、比较方式寄存器及结果寄存器等。解析了各寄存器如何配置ATD转换序列、比较操作及结果处理。

（8）ATD比较使能寄存器

Bit15Bit14Bit13Bit12Bit11Bit10Bit9Bit8Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0
读/写CMPE15CMPE14CMPE13CMPE12CMPE11CMPE10CMPE9CMPE8CMPE7CMPE6CMPE5CMPE4CMPE3CMPE2CMPE1CMPE0
复位值0000000000000000

CMPE [ 15 : 0 ]：比较使能位。当CMPE [n]为1时，对一个转换序列中的第N次ATD转换的结果进行比较。当CMPE [ n ]为0时，不做比较。

（9）ATD状态寄存器2

Bit15Bit14Bit13Bit12Bit11Bit10Bit9Bit8Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0
读CCF15CCF14CCF13CCF12CCF11CCF10CCF9CCF8CCF7CCF6CCF5CCF4CCF3CCF2CCF1CCF0
复位值0000000000000000

CCF [ 15 : 0 ]：转换或比较序列完成位。当CCF [ n ]为1时，如果比较功能被禁止（CMPE [ n ] = 0），表示转换序列中的第N次转换完成，结果放在第N个结果寄存器中；如果比较功能被使能（CMPE [ n ] = 1），表示对转换序列中的第N次转换结果进行比较的结果为真，由于结果寄存器存储的是比较阈值，ATD转换结果则丢失。当CCF [ n ]为0时，表示转换未完成或者比较不成功。

（10）ATD输入使能寄存器

Bit15Bit14Bit13Bit12Bit11Bit10Bit9Bit8Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0
读IEN15IEN14IEN13IEN12IEN11IEN10IEN9IEN8IEN7IEN6IEN5IEN4IEN3IEN2IEN1IEN0
复位值0000000000000000

IEN [ 15 : 0 ]：ATD数字输入使能位。通用输入输出端口AD口与ATD模块的模拟输入引脚复用。如果要把某个模拟输入引脚作为通用输入引脚使用，必须置对应的IEN位。当IEN [ x]为1时，使能ANx引脚上的数字输入缓冲器；当IEN [x ]为0时，关闭ANx引脚上的数字输入缓冲器。

（11）ATD比较方式寄存器

Bit15Bit14Bit13Bit12Bit11Bit10Bit9Bit8Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0
读CMPHT15CMPHT14CMPHT13CMPHT12CMPHT11CMPHT10CMPHT9CMPHT8CMPHT7CMPHT6CMPHT5CMPHT4CMPHT3CMPHT2CMPHT1CMPHT0
复位值0000000000000000

CMPHT [ 15 : 0 ]：ATD比较方式选择位。当CMPHT [n ]被置1，且对应的比较使能位CMPE [n ]被置1时，如果转换序列中的第N次转换结果大于ATDDRn中的比较阈值，CCF [ n ]被置位，表示比较结果为真。当CMPHT [n ]被置0，且对应的比较使能位CMPE [n ]被置1时，如果转换序列中的第N次转换结果小于或等于ATDDRn中的比较阈值，CCF [ n]被置位，表示比较结果为真。

（12）ATD结果寄存器

Bit15Bit14Bit13Bit12Bit11Bit10Bit9Bit8Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0
读ATDxDR15ATDxDR14ATDxDR13ATDxDR12ATDxDR11ATDxDR10ATDxDR9ATDxDR8ATDxDR7ATDxDR6ATDxDR5ATDxDR4ATDxDR3ATDxDR2ATDxDR1ATDxDR0
复位值0000000000000000

当关闭比较操作时，ATD结果会被写入结果寄存器中。ARD状态寄存器0中的CC3~CC0位转换计数，表示当前转换的结果将要写入的结果寄存器的编号。转换结果在结果寄存器中的放置方式与转换精度（8、10、12位）和结果对齐方式有关。

ATD转换精度DJM转换结果在ATDDRx中的放置方式
8位0Bit [ 15:8 ]=转换结果
8位1Bit [ 7:0 ]=转换结果
10位0Bit [ 15:6 ]=转换结果
10位1Bit [ 9:0 ]=转换结果
12位0Bit [ 15:4 ]=转换结果
12位1Bit [ 11:0 ]=转换结果

当使能比较功能时，ATD转换结果和比较阈值都总是12位的，与SRES [ 1:0 ]的值无关。当DJM=0时，比较阈值应写到ATDDRn寄存器的Bit [ 15:4 ]中；当DJM=1时，比较阈值应写到ATDDRn寄存器的Bit [ 11:0 ]中。此时，ATD转换结果不会放到结果寄存器，比较完成后则丢失。

iteye_7884
关注
飞思卡尔单片机AD模块简述（2）
网络知识精读
10-31 2909
（5）ATD控制寄存器4 Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0读/写SMP2SMP1SMP0PRS4PRS3PRS2PRS1PRS0复位值00000101SMP [ 2 : 0 ]：采样时间选择位。SMP
飞思卡尔单片机(MC9S12XS128)系列之AD的使用
12-03
飞思卡尔单片机(MC9S12XS128)系列之AD的使用
飞思卡尔 示例程序 PIT PWM RTI PH中断 SCI AD IO 输入捕捉
03-07
飞思卡尔芯片的各个模块(PIT AD PWM SCI)的示例程序，非常全面，以上的程序都经过本人在CodeWarrior里面调试通过，并检查硬件，完全正常。这个是参加飞思卡尔智能车竞赛，以及做飞思卡尔芯片的开发非常有用。
飞思卡尔AD采样程序
04-27
飞思卡尔智能车比赛AD采样的一段程序，适合芯片MC9S12XS128
飞思卡尔单片机AD模块简述（1）
网络知识精读
10-30 4698
S12XS系列MCU的ATD模块共有27个寄存器，包括6个ATD转换控制寄存器，2个ATD转换状态寄存器，1个ATD比较使能寄存器，1个ATD比较方式寄存器，1个ATD转换输入使能寄存器和16个ATD转换结果寄存器（其中ATDCTL0~ATDCTL5和ATDSTAT0这7个寄存器为8位寄存器，其余寄存器都是16位寄存器）。 先给出一段例程 Code: void ATD_ini
飞思卡尔单片机AD应用.ppt
07-18
AD应用
PWM_飞思卡尔单片机_
10-02
飞思卡尔单片机以其高性能和丰富的外设接口而广受青睐，其中的PWM模块是其强大功能的一部分。 首先，我们来了解PWM的基本原理。PWM信号由一系列宽度可变的脉冲组成，这些脉冲的频率固定，但高电平（占空比）的时间...
飞思卡尔XEP100单片机PWM测试代码
02-07
资源中是飞思卡尔XEP100单片机PWM模块的测试代码，PWM模块可以生成一定频率和占空比的方波，用于控制、DA转换等功能。
飞思卡尔16位单片机（五）——ADC模数转换模块测试
bigmarshal的博客
02-07 4000
一、介绍 ADC模块的作用是将模拟的电压信号转换为CPU可以处理的数字信号。一些低端的单片机上没有ADC模块，必须使用片外的ADC芯片，才能实现模数转换的功能。而飞思卡尔的单片机一般是集成了ADC模块的，这样使用起来就很方便了。虽然片内的ADC模块采集的精度不高，但是对于一般的用途已经足够用了。 XEP100的ADC模块由模拟量前端、模拟量转换、控制部分和结果存储...
AD采集例程
10-07
详细飞思卡尔AD采集例程以及数据处理过程
自己写的AD串口通信程序，经过调试运行无误，欢迎指教
05-24
以AD7327为例，其他芯片大同小异，希望对大家有所帮助
飞思卡尔AD转换实例程序
03-20
在COLEWARRIER下调试通过，在单片机XS128上运行成功检测信号进行AD转换，高精度，内部含有很齐全的注释！
飞思卡尔MC9S12G128CAN发送数据例程
11-06
主要是针对飞思卡尔MC9S12G系列芯片CAN模块数据发送代码，通过周立功USBCAN-2A转换CAN卡及上位机测试软件测试后可接收到标准帧信息。
飞思卡尔AD模块
10-07
AD模块的飞思卡尔调试程序全部文件： #include <hidef.h> /* common defines and macros */ #include "derivative.h" /* derivative-specific definitions */ int i; unsigned char RX_ID[4],RX_DS[8]; unsigned int r[8]; unsigned int temp[2],s; void setbusclock(void) { CLKSEL=0X00; // disengage PLL to system PLLCTL_PLLON=1; // turn on PLL SYNR=0x01; // VCOFRQ[7:6];SYNDIV[5:0] // fVCO= 2*fOSC*(SYNDIV + 1)/(REFDIV + 1) // fPLL= fVCO/(2 × POSTDIV) // fBUS= fPLL/2 // VCOCLK Frequency Ranges VCOFRQ[7:6] // 32MHz <= fVCO <= 48MHz 00 // 48MHz < fVCO <= 80MHz 01 // Reserved 10 // 80MHz < fVCO <= 120MHz 11 REFDV=0x01; // REFFRQ[7:6];REFDIV[5:0] // fREF=fOSC/(REFDIV + 1) // REFCLK Frequency Ranges REFFRQ[7:6] // 1MHz <= fREF <= 2MHz 00 // 2MHz < fREF <= 6MHz 01 // 6MHz < fREF <= 12MHz 10 // fREF > 12MHz 11 // pllclock=2*osc*(1+SYNR)/(1+REFDV)=32MHz; POSTDIV=0x00; // 4:0, fPLL= fVCO/(2xPOSTDIV) // If POSTDIV = $00 then fPLL is identical to fVCO (divide by one). _asm(nop); // BUS CLOCK=16M _asm(nop); while(!(CRGFLG_LOCK==1)); //when pll is steady ,then use it; CLKSEL_PLLSEL =1; //engage PLL to system 分频; } //[设置总线时钟频率为16MHZ] ; // void ATDInit(void) { ATD0CTL2=0x42; // ATD启动，禁止外部触发，允许ATD中断； ATD0CTL3=0x88; // 背景调试模式下继续转换，每1次转换一个转换序列，继续转换； ATD0CTL4=0x01; // 采样时间为 2个时钟周期，转化按10位进行，总分频系数为8； ATD0CTL5=0x20; // 数据右对齐，无符号，单通道采集， } //[AD进行初始化];
Freescale S12系列单片机的AD转换应用
蓝鲸的专栏
08-22 3607
S12系列单片机的AD转换特性 AD转换就是模数转换，就是把模拟信号转换成数字信号。Freescale的S12系列单片机的AD转换模块有以下特点： 1） 转换精度可配置：8位/10位/12位 2） 在STOP模式下，使用内部时钟可以进行AD转换 3） 完成AD转换后自动进入低功耗模式 4） AD采样时间可配置 5） 转换结果数据可配置左对齐或右对齐 6） 可配置转换完成产生中断 7
AD转换源程序
08-05
AD转换源程序，学习8051f330时用到的源程序，练习之用
飞思卡尔xs128AD采集和5110显示程序
08-12
以飞思卡尔xs128单片机为控制芯片，关于AD初始化及采集、5110显示两模块的完整程序；调试完全可用；特别适合飞思卡尔智能车竞赛的电磁组作为程序参考
基于飞思卡尔的xs128的AD模块程序
01-29
基于飞思卡尔的xs128的AD模块程序，供大家参考
飞思卡尔XS128单片机AD转换模块编程指南
在编写基于飞思卡尔XS128的AD模块程序时，首先需要对XS128微控制器的硬件结构和ADC模块的特性有充分的了解。XS128的ADC模块通常具有以下特性： 1. 多通道输入：ADC模块通常具备多个模拟输入通道，允许对多个不同...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值