教程：在PYNQ-Z1或PYNQ-Z2上新增硬件设计，以AXI GPIO为例

原创 已于 2023-03-06 09:09:59 修改 · 1.1k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2023-03-05 23:03:33 首次发布
本教程指导用户如何将自定义的Vivado硬件设计应用于PYNQ平台，重点介绍了PYNQ-Z1或PYNQ-Z2板上使用AXIGPIOIP核的实例化过程。通过加载比特流文件至FPGA，解析硬件设计中的IP，配置Overlay，演示了基本的输入输出操作，如读取按钮状态与控制LED，展示了PYNQ在硬件加速与原型设计中的灵活性。

本教程基于《Tutorial: Using a new hardware design with PYNQ (AXI GPIO)》编写。本教程有些地方与原文有出入，比如原文使用的板子是PYNQ-Z2，本文写的是PYNQ-Z1或者PYNQ-Z2，这是因为我使用PYNQ-Z1也完成了本实验。其他不一致的地方同理。

本教程将向您展示如何将上一篇教程中创建的Vivado硬件设计用于PYNQ。本教程是前一篇教程的后续，前一篇教程介绍了如何为PYNQ创建一个新的硬件设计。

环境说明

  • 开发板：PYNQ-Z1或者PYNQ-Z2
  • v2.4 PYNQ 镜像
  • vivado 2018.2或者vivado2019.1

原文链接：https://discuss.pynq.io/t/tutorial-using-a-new-hardware-design-with-pynq-axi-gpio/146

相关资源：

  • ipynb源文件：https://discuss.pynq.io/uploads/short-url/g8O85AMwDcYgspPkqDpG1cH4xWm.ipynb
  • 硬件设计文件：https://discuss.pynq.io/uploads/short-url/gjwp4jNJzWGot5lJkeaT2mn8YGW.zip

1 使用pynq Overaly类将Overlay实例化。

Overlay类的原型为：Overlay(bitfile_name, download=True, ignore_version=False)

bitfile_name是FPGA位流文件的完整文件名。

  • 默认情况下,download为True，当Overlay被实例化时，位流将被下载到PL。
  • 也可以将download设置为False，以便在不下载比特流的情况下实例化Overlay。

Overlay类将自动为已知的IP分配一个驱动（如果可用）。每个PYNQ image都是用Vivado的一个版本来验证的。每个Vivado版本在IP目录中可能有不同版本的IP。PYNQ假定Vivado设计与经PYNQ image验证的Vivado版本相匹配。其他版本的Vivado可用于创建设计，但它们不被支持，也不保证它们能够工作。

设计中的任何IP的版本应该与为之编写的驱动程序的版本相同。Overlay类可以在分配驱动程序之前检查IP版本，也可以跳过版本检查。ignore_version可以被设置为True，以强制Overlay类在分配驱动前检查IP版本。

在没有PYNQ驱动的情况下，Overlay类会给一个IP分配一个默认的驱动（DefaultIP），为该IP的地址空间提供基本的MMIO（Memory mapping I/O，内存映射I/O）读写功能。这对于不需要完整的PYNQ驱动的简单IP来说很有用，或者对于新IP的原型设计来说也很有用。

!pwd

/home/xilinx/jupyter_notebooks/workspace

1.1 实例化Overlay

实例化前面教程中创建的设计。只指定了比特流，但Overlay类也会读取相应的.hwh或.tcl文件。如果这两个文件都没有提供，Overlay类将出现错误。

from pynq import Overlay

tutorial = Overlay("../../hardware/pynq_tutorial_new_hardware_files_v2_4/pynq_tutorial_new_hardware.bit")

2 Check list of IP in the design

在使用设计之前，你需要知道有哪些IP可用。你可以根据你创建的Vivado设计来确定这一点。你需要记住确切的IP名称和层次结构。对于一个简单的设计，这是直接的，但对于一个较大的设计，这就变得比较复杂了。

可以通过查询覆盖层来确定可用的IP。

tutorial?

请注意，在Vivado中使用AXI GPIO IP的按钮、开关和LED已经被分配到pynq.lib.axigpio.AxiGPIO驱动。

BRAM被分配到pynq.Overlay.DefaultIP驱动。这是因为DefaultIP提供了对IP的MMIO访问。在BRAM这个内存的情况下，只需要MMIO来读写内存位置。

Overlay的IP信息也可以从 "ip_dict "中读取。这将打印出设计中的IP的完整列表，以及各种属性。这些信息来自于与Overlay一起提供的Hardware Hand-off文件（.hwh）。

tutorial.ip_dict

{'buttons': {'fullpath': 'buttons',
  'type': 'xilinx.com:ip:axi_gpio:2.0',
  'bdtype': None,
  'state': None,
  'addr_range': 65536,
  'phys_addr': 1092616192,
  'mem_id': 'S_AXI',
  'memtype': 'REGISTER',
  'gpio': {},
  'interrupts': {},
  'parameters': {'C_FAMILY': 'zynq',
   'C_S_AXI_ADDR_WIDTH': '9',
   'C_S_AXI_DATA_WIDTH': '32',
   'C_GPIO_WIDTH': '4',
   'C_GPIO2_WIDTH': '32',
   'C_ALL_INPUTS': '1',
   'C_ALL_INPUTS_2': '0',
   'C_ALL_OUTPUTS': '0',
   'C_ALL_OUTPUTS_2': '0',
   'C_INTERRUPT_PRESENT': '0',
   'C_DOUT_DEFAULT': '0x00000000',
   'C_TRI_DEFAULT': '0xFFFFFFFF',
   'C_IS_DUAL': '0',
   'C_DOUT_DEFAULT_2': '0x00000000',
   'C_TRI_DEFAULT_2': '0xFFFFFFFF',
   'Component_Name': 'pynq_tutorial_axi_gpio_0_0',
   'USE_BOARD_FLOW': 'true',
   'GPIO_BOARD_INTERFACE': 'btns_4bits',
   'GPIO2_BOARD_INTERFACE': 'Custom',
   'EDK_IPTYPE': 'PERIPHERAL',
   'C_BASEADDR': '0x41200000',
   'C_HIGHADDR': '0x4120FFFF'},
  'registers': {'GPIO_DATA': {'address_offset': 0,
    'size': 4,
    'access': 'read-write',
    'description': 'Channel-1 AXI GPIO Data register',
    'fields': {'Channel-1 GPIO DATA': {'bit_offset': 0,
      'bit_width': 4,
      'description': 'Channel-1 AXI GPIO Data register',
      'access': 'read-write'}}},
   'GPIO_TRI': {'address_offset': 4,
    'size': 4,
    'access': 'read-write',
    'description': 'Channel-1 AXI GPIO 3-State Control register',
    'fields': {'Channel-1 GPIO TRI': {'bit_offset': 0,
      'bit_width': 4,
      'description': 'Channel-1 AXI GPIO 3-State Control register',
      'access': 'read-write'}}},
   'GPIO2_DATA': {'address_offset': 8,
    'size': 32,
    'access': 'read-write',
    'description': 'Channel-2 AXI GPIO Data register',
    'fields': {'Channel-2 GPIO DATA': {'bit_offset': 0,
      'bit_width': 32,
      'description': 'Channel-2 AXI GPIO Data register',
      'access': 'read-write'}}},
   'GPIO2_TRI': {'address_offset': 12,
    'size': 32,
    'access': 'read-write',
    'description': 'Channel-2 AXI GPIO 3-State Control register',
    'fields': {'Channel-2 GPIO TRI': {'bit_offset': 0,
      'bit_width': 32,
      'description': 'Channel-2 AXI GPIO 3-State Control register',
      'access': 'read-write'}}},
   'GIER': {'address_offset': 284,
    'size': 32,
    'access': 'read-write',
    'description': 'Global Interrupt Enable register',
    'fields': {'Global Interrupt Enable': {'bit_offset': 31,
      'bit_width': 1,
      'description': 'Global Interrupt Enable register',
      'access': 'read-write'}}},
   'IP_IER': {'address_offset': 296,
    'size': 32,
    'access': 'read-write',
    'description': 'IP Interrupt Enable register',
    'fields': {'Channel-1 Interrupt Enable': {'bit_offset': 0,
      'bit_width': 1,
      'description': 'IP Interrupt Enable register',
      'access': 'read-write'},
     'Channel-2 Interrupt Enable': {'bit_offset': 1,
      'bit_width': 1,
      'description': 'IP Interrupt Enable register',
      'access': 'read-write'}}},
   'IP_ISR': {'address_offset': 288,
    'size': 32,
    'access': 'read-write',
    'description': 'IP Interrupt Status register',
    'fields': {'Channel-1 Interrupt Status': {'bit_offset': 0,
      'bit_width': 1,
      'description': 'IP Interrupt Status register',
      'access': 'read-write'},
     'Channel-2 Interrupt Status': {'bit_offset': 1,
      'bit_width': 1,
      'description': 'IP Interrupt Status register',
      'access': 'read-write'}}}},
  'device': <pynq.pl_server.embedded_device.EmbeddedDevice at 0xaf59c7d8>,
  'driver': pynq.lib.axigpio.AxiGPIO},
 'switches': {'fullpath': 'switches',
  'type': 'xilinx.com:ip:axi_gpio:2.0',
  'bdtype': None,
  'state': None,
  'addr_range': 65536,
  'phys_addr': 1092681728,
  'mem_id': 'S_AXI',
  'memtype': 'REGISTER',
  'gpio': {},
  'interrupts': {},
  'parameters': {'C_FAMILY': 'zynq',
   'C_S_AXI_ADDR_WIDTH': '9',
   'C_S_AXI_DATA_WIDTH': '32',
   'C_GPIO_WIDTH': '2',
   'C_GPIO2_WIDTH': '32',
   'C_ALL_INPUTS': '1',
   'C_ALL_INPUTS_2': '0',
   'C_ALL_OUTPUTS': '0',
   'C_ALL_OUTPUTS_2': '0',
   'C_INTERRUPT_PRESENT': '0',
   'C_DOUT_DEFAULT': '0x00000000',
   'C_TRI_DEFAULT': '0xFFFFFFFF',
   'C_IS_DUAL': '0',
   'C_DOUT_DEFAULT_2': '0x00000000',
   'C_TRI_DEFAULT_2': '0xFFFFFFFF',
   'Component_Name': 'pynq_tutorial_axi_gpio_0_1',
   'USE_BOARD_FLOW': 'true',
   'GPIO_BOARD_INTERFACE': 'sws_2bits',
   'GPIO2_BOARD_INTERFACE': 'Custom',
   'EDK_IPTYPE': 'PERIPHERAL',
   'C_BASEADDR': '0x41210000',
   'C_HIGHADDR': '0x4121FFFF'},
  'registers': {'GPIO_DATA': {'address_offset': 0,
    'size': 2,
    'access': 'read-write',
    'description': 'Channel-1 AXI GPIO Data register',
    'fields': {'Channel-1 GPIO DATA': {'bit_offset': 0,
      'bit_width': 2,
      'description': 'Channel-1 AXI GPIO Data register',
      'access': 'read-write'}}},
   'GPIO_TRI': {'address_offset': 4,
    'size': 2,
    'access': 'read-write',
    'description': 'Channel-1 AXI GPIO 3-State Control register',
    'fields': {'Channel-1 GPIO TRI': {'bit_offset': 0,
      'bit_width': 2,
      'description': 'Channel-1 AXI GPIO 3-State Control register',
      'access': 'read-write'}}},
   'GPIO2_DATA': {'address_offset': 8,
    'size': 32,
    'access': 'read-write',
    'description': 'Channel-2 AXI GPIO Data register',
    'fields': {'Channel-2 GPIO DATA': {'bit_offset': 0,
      'bit_width': 32,
      'description': 'Channel-2 AXI GPIO Data register',
      'access': 'read-write'}}},
   'GPIO2_TRI': {'address_offset': 12,
    'size': 32,
    'access': 'read-write',
    'description': 'Channel-2 AXI GPIO 3-State Control register',
    'fields': {'Channel-2 GPIO TRI': {'bit_offset': 0,
      'bit_width': 32,
      'description': 'Channel-2 AXI GPIO 3-State Control register',
      'access': 'read-write'}}},
   'GIER': {'address_offset': 284,
    'size': 32,
    'access': 'read-write',
    'description': 'Global Interrupt Enable register',
    'fields': {'Global Interrupt Enable': {'bit_offset': 31,
      'bit_width': 1,
      'description': 'Global Interrupt Enable register',
      'access': 'read-write'}}},
   'IP_IER': {'address_offset': 296,
    'size': 32,
    'access': 'read-write',
    'description': 'IP Interrupt Enable register',
    'fields': {'Channel-1 Interrupt Enable': {'bit_offset': 0,
      'bit_width': 1,
      'description': 'IP Interrupt Enable register',
      'access': 'read-write'},
     'Channel-2 Interrupt Enable': {'bit_offset': 1,
      'bit_width': 1,
      'description': 'IP Interrupt Enable register',
      'access': 'read-write'}}},
   'IP_ISR': {'address_offset': 288,
    'size': 32,
    'access': 'read-write',
    'description': 'IP Interrupt Status register',
    'fields': {'Channel-1 Interrupt Status': {'bit_offset': 0,
      'bit_width': 1,
      'description': 'IP Interrupt Status register',
      'access': 'read-write'},
     'Channel-2 Interrupt Status': {'bit_offset': 1,
      'bit_width': 1,
      'description': 'IP Interrupt Status register',
      'access': 'read-write'}}}},
  'device': <pynq.pl_server.embedded_device.EmbeddedDevice at 0xaf59c7d8>,
  'driver': pynq.lib.axigpio.AxiGPIO},
 'leds': {'fullpath': 'leds',
  'type': 'xilinx.com:ip:axi_gpio:2.0',
  'bdtype': None,
  'state': None,
  'addr_range': 65536,
  'phys_addr': 1092747264,
  'mem_id': 'S_AXI',
  'memtype': 'REGISTER',
  'gpio': {},
  'interrupts': {},
  'parameters': {'C_FAMILY': 'zynq',
   'C_S_AXI_ADDR_WIDTH': '9',
   'C_S_AXI_DATA_WIDTH': '32',
   'C_GPIO_WIDTH': '4',
   'C_GPIO2_WIDTH': '32',
   'C_ALL_INPUTS': '0',
   'C_ALL_INPUTS_2': '0',
   'C_ALL_OUTPUTS': '0',
   'C_ALL_OUTPUTS_2': '0',
   'C_INTERRUPT_PRESENT': '0',
   'C_DOUT_DEFAULT': '0x00000000',
   'C_TRI_DEFAULT': '0xFFFFFFFF',
   'C_IS_DUAL': '0',
   'C_DOUT_DEFAULT_2': '0x00000000',
   'C_TRI_DEFAULT_2': '0xFFFFFFFF',
最低0.47元/天 解锁文章
PYNQ-Z2调试笔记：基于PYNQ-Z2的远程人脸检测程序
CSD_N_csdn的博客
04-12 7570
​​​​​​​​​​​​​​非常感谢您可以看到此博客，这是我的第一篇优快云博客，感谢您的支持！ 博客内容： 准备工作 硬件外设 代码及操作 1、准备工作 PYNQ-Z2就不多说了，关于配置及启动方法详见官方视频教程 ...
PYNQ-Z2调试笔记：如何定制PYNQ overlay（How to make a custom PYNQ overlay）（上）
CSD_N_csdn的博客
04-22 3180
关于生成自定义的overlay的制作流程！
pynq_z2-hdmi_vdm-实验源码以及库函数
10-16
资源主要包含hdmi_vdma实验的源码，以及显示文字的库函数，还有照片的RGB数据
基于PYNQ-Z2的HDMI视频处理系统设计与实现
最新发布
weixin_42504649的博客
09-18 918
HDMI传输并非持续不断的图像流，而是按照严格的时序结构组织成帧与行单元。每一帧图像由多个扫描行组成，每行又划分为不同的数据周期类型：视频数据期（Video Data Period）控制周期（Control Period）和岛状数据期（Data Island Period）。这种周期划分允许在非可见区域插入同步信号、音频样本和辅助信息包。HDMI需要精确的像素时钟（如148.5MHz）。
Pynq_Z1_Z2（zynq7000系列）入门资料
10-30
pynq_z1，z2入门教程，，zynq7000系列通用入门，led点灯，包括如何建立一个vivado工程，PS-PL的入门操作，
PYNQ开发教程.pdf
09-28
PYNQ开发教程.pdf PYNQ开发教程.pdf PYNQ开发教程.pdf PYNQ开发教程.pdf PYNQ开发教程.pdf
PYNQ (ZYNQ) GPIO ：MIO、EMIO、AXI_GPIO 代码实现pynq EMIO 点灯
qq_35608277的博客
03-22 1783
GPIO MIO、EMIO都是ps的 GPIO 的控制和状态寄存器基地址为：0xE000_A000，我们 SDK 下软件操作底层都是对于内存地址空间的操作。 xparameters.h #define XPAR_PS7_GPIO_0_DEVICE_ID 0 #define XPAR_PS7_GPIO_0_BASEADDR 0xE000A000 #define XPAR_PS7_GPIO_0_...
（2）PYNQ：使用python进行FPGA开发
njupt_18ptgd_lhj的博客
06-20 4968
前言 PYNQ 就是python+ZYNQ的意思，简单来说就是使用python在Xilinx 的ZYNQ平台上进行开发。是Xilinx开发的一个新的开源框架，使嵌入式编程人员能够在无需设计可编程逻辑电路的情况下即可充分发挥 Xilinx Zynq All Programmable SoC（APSoC）的功能。 PYNQ-Z2开发板是最近刚推出的低成本的支持PYQN开发环境的demo板。淘宝上单...
fpga python_PYNQ:使用Python进行FPGA开发
weixin_39657575的博客
12-05 1493
未经私信同意禁止转载！前言PYNQ 就是python+ZYNQ的意思，简单来说就是使用python在Xilinx 的ZYNQ平台上进行开发。是Xilinx开发的一个新的开源框架，使嵌入式编程人员能够在无需设计可编程逻辑电路的情况下即可充分发挥 Xilinx Zynq All Programmable SoC(APSoC)的功能。PYNQ-Z2开发板是最近刚推出的低成本的支持PYQN开发环境的dem...
PYNQ 开源项目教程
gitblog_00112的博客
09-12 597
PYNQ 开源项目教程 项目概述 PYNQ（Python Productivity for Zynq）是一个由AMD支持的开放源代码项目，它提供了一个基于Jupyter的框架，利用Python API来方便地在AMD Xilinx自适应计算平台上工作。本教程将引导您了解项目的核心结构，以及关键文件的使用，以便高效地开发嵌入式系统。 1. 项目目录结构及介绍 由于提供的链接指向了PYNQ的特定版本或...
PYNQ-Z1上手详细教程
bcsrdtf的博客
11-29 5606
PYNQ-Z1上手详细教程 Prerequisites 首先你得有个pynq-z1的板子 一根micro usb线 一根网线 一个sd卡 如果要使用jupyter的话还需要chrome浏览器 制作SD启动卡 下载pynq-z1镜像文件：pynq-z1 这里用的镜像烧录工具的是Win32 Disk Imager烧录方法自行百度 启动板子 将 JP4 / Boot跳线连接到SD位置，设置板子为SD卡启动 将JP5 / Power跳线连接到USB，可以用电脑上的USB口为板子供电 将SD卡插入卡槽 连
PYNQ-Z1中文入门指导手册及示例程序.rar
05-25
PYNQ-Z1中文入门指导手册及示例程序,包含PYNQ-Z1 硬件设置介绍，连接Jupyter进行在线编程，和4 个 PYNQ 入门例程实践代码。
pynq_z1中文入门教程与代码
10-27
pynq_z1入门教程与代码（pynq_z2也可以用），内含流水灯，人脸识别代码
PYNQ-Z1中文入门指导手册及示例程序
10-01
该压缩包是PYNQ-Z1中文入门指导手册及示例程序，电子书为中文版的pdf，很适合入门学习，希望大家一起交流。
PYNQ-Z1：支持Python编程的Zynq开发板 原理图.pdf )
01-30
迪之仑公司的PYNQ开发板原理图，支持Python编程的Zynq开发板 原理图
PYNQ-Z2 HDMI DEMO
10-21
PYNQ-Z2 HDMI DEMO，无需专门的HDMI控制芯片，直接由FPGA实现
PYNQ攻略(上)
xh116996的博客
08-26 1万+
总结一些我在学习pynq这块开发板时学习的知识点。
PYNQ-Z1快速入门：从零开始的FPGA开发教程
weixin_29363791的博客
05-18 1567
PYNQ-Z1/Z2开发板是由赛灵思(Xilinx)公司推出的基于Zynq系统级芯片(SoC)的开源硬件平台，专为快速原型设计和教学目的而设计。它们集成了双核ARM处理器和可编程逻辑FPGA，使得开发者能够同时在软件和硬件层面进行创新。PYNQ-Z1/Z2开发板的一个显著特点是其易于使用，因为它内置了PYNQ框架，该框架允许用户通过Python语言直接访问和控制FPGA硬件，这降低了硬件编程的门槛，使非硬件工程师也能参与到FPGA的开发中。
PYNQ-Z2快速上手教程
热门推荐
qq_34341423的博客
10-11 1万+
1.准备工作 在开始之前，你需要准备好如下物品： PYNQ-Z2开发板 装有最新版本Chrome浏览器的PC机 一根百兆/千兆网线 一根Micro USB线 至少8GB大小的Micro SD卡和读卡器 下载安装putty串口软件 2.制作Micro SD卡 这一步的任务是制作一张可启动的Micro SD卡。在制作Micro SD卡之前，请确认你已经准备好下列物品： 一台可以读写Micro S...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值