52、电子器件与物联网应用的技术探索

电子器件与物联网应用的技术探索

1. Si/SiGe GC - DI - DG - JL FET的模拟与分析

在电子器件领域，Si/SiGe GC - DI - DG - JL FET的研究有着重要意义。以下是其模拟所使用的结构参数：
| 器件参数 | 值 |
| ---- | ---- |
| 硅膜厚度 (tSi) | 10 nm |
| 沟道长度 (L) | 20 nm |
| SiGe区域长度 (L1) | 10 nm |
| Si区域长度 (L1) | 10 nm |
| 栅氧化层厚度 (TO X) | 1 nm |
| 栅功函数 (φm) | 4.2 - 5.2 eV |
| SiGe区域掺杂 (ND1) | 1 × 10¹⁸ cm⁻³ |
| Si区域掺杂 (ND2) | 1 × 10¹⁹ cm⁻³ |

在模拟过程中，考虑了载流子复合，包含了浓度相关的俄歇和SRH模型，并将模拟结果与预制晶体管的实验测量结果进行了校准。

1.1 转移特性分析

当漏极偏置 (Vds) 为0.5 V时，分析不同栅功函数 (φm) 下的转移特性。结果发现，导通态电流 (ION) 几乎不随φm变化，而关断态电流 (IOFF) 随φm的增加大幅降低。这是因为较高的φm值会增加静电挤压，使漏区和未耗尽源区之间的长度增加，从而增加了总有效沟道长度。有效沟道长度的增加会在关断态时增加沟道电阻，进而改善了Si/SiGe GC - DI - DG - JL FET的亚阈值特性。

1.2 中心电位分析

在栅源电压 (Vgs) 为0 V和漏极偏