8位16进制频率计设计实验--VHDL

一、实验目的

（1）学习并掌握Quartus II的使用方法
（2）学习简单时序电路的设计和硬件测试。
（3）学习使用VHDL 语言方法进行逻辑设计输入
（4）学习设计8位16进制频率计,学习较复杂的数字系统设计方法，并在实验开发系统上熟悉运行输入及仿真步骤原理

二、实验仪器设备

（1） PC机一台。
（2）Quartus Ⅱ开发软件一套
（3）EDA实验开发系统一套(EP1C12Q240C8)

三、实验原理

频率计的工作原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率,也就是周期性信号在单位时间内变化的次数。
频率计原理如图所示