（一）ZYNQ + VIVADO 笔记：Hello World

最新推荐文章于 2025-03-05 19:45:26 发布
最新推荐文章于 2025-03-05 19:45:26 发布
阅读量629 收藏 3
点赞数
CC 4.0 BY-SA版权
分类专栏： vivado
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/iatkotw1998/article/details/85037921
本文是关于使用Zynq ZedBoard进行开发的笔记，主要涉及VIVADO环境下的Hello World工程创建过程。内容包括查看原理图、了解Zynq7系统公共资源与特性、工程示例步骤，以及SDK中的配置和调试。通过实例讲解了从核对时钟、DDR设置到生成bitstream，再到SDK中配置debug和运行程序的完整流程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

第一部分 前言

今天开始米联课系列教程的学习，不知道为什么他们自己的官网（http://www.osrc.cn/forum.php?mod=viewthread&tid=1239&extra=page%3D1）上的视频播放不出来，但是程序包是有的，所以我是在腾讯视频和优酷视频上看的教程，这是链接http://v.qq.com/vplus/ba9331b3ac429787def1e7c7ee68744c。然后米联客这个团队出了一本书，我先自己看一下，如果好用的话再分享给大家。这个系列博客之后只做笔记使用，所以不会特别详细的介绍具体的步骤（想详细的看步骤请看相应的视频），只给出一些关键的、值得做笔记理解总结的部分。

还有一点与这个视频不同之处在于，我使用的是ZedBoard Zynq Evaluation and Development Kit这套开发套件，而视频中使用的是Miz702这块板子，所以会对照给出相应的一些东西

第二部分 笔记

2.1 在进行板上已有资源的使用时，要学会查看原理图进行对比，这是zedboard的原理图文件http://www.zedboard.org/sites/default/files/documentations/ZedBoard_RevD.2_Schematic_130516.pdf。

最低0.47元/天 解锁文章

200万优质内容无限畅学
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World
坚韧与专注
08-28 1818
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World
Xilinx系ZYNQ学习笔记（一）Vivado使用说明
贾saisai的博客
09-01 1619
vivado使用学习
Zynq入门基础实验一之Helloworld
热门推荐
yang2011079080010的专栏
06-16 1万+
一.实验平台     我们采用的是自己设计的Zynq实验板，与Xilinx官方的Zedboard基本兼容。 二.实验内容    我们使用PS部分的uart1，电路板上留出485接口，通过485转232串口线，即搭好本实验的实验平台。通过将vivado下新建的硬件平台生成bitstream文件，导入到SDK，然后在SDK上新建helloworld的程序，运行程序即可在终端上打印出hellowo
verilog学习——代码实例一：vivado编写hello world
LXY241638的博客
04-24 801
打开Vivado 集成开发环境，并进入到 Vivado 启动界面，如下所示，可以看到有Quick Start、 Tasks、 Learning Center 三组快速入口。Quick Start：包含有 Create Project（创建工程）、 Open Project（打开工程）、 Open Example Project（打开实例工程）。
vivado2020.2输出hello world
weixin_47988506的博客
10-10 2083
首先打开vivado软件 新建工程，点击next. 新建工程名，选择文件存放的位置。打上对勾。 接下来，如图所示： 配置如下环境：，选中框选的内容，点击Next 如图所示，点击finish 如图，点击框选内容 给框选内容命名。点击ok 单击图示＋号 找到实验所用的芯片，双击。 点击框选内容 如图示，点击Ok 将鼠标放在芯片上（红色圆点）,双击。 双击后，如图示的界面，点击框选内容。 点击。。。 找到相应的....
vivado中ZYNQ详解(主要用于PS和PL之间的工作衔接)
qq_34341423的博客
03-11 9468
AXI的理解 AXI（Advanced extensible Interface）协议主要描述了Master设备和Slave设备之间的数据传输方式，Master设备和Slave设备之间通过握手信号建立连接。当Slave设备的数据准备好时，会发出和维持VALID信号，表示数据有效；当Master设备准备好接收数据时，会发出READY信号。数据只有在这两个信号都有效时才开始传输。 AXI协议（又称A...
Zynq-7000系列之linux开发学习笔记：HelloWorld（二）
Claudedy的博客
05-27 3971
开发板：Zynq7030数据采集板 PC平台：Ubuntu-18.04 + MobaXterm 开发平台：Xilinx Vivado + SDK -18.3 学习目标：Zynq7030数据采集板通过串口输出 “Hello World” 字符串 一、Vivado工程创建 上一篇文章中，介绍了整个开发环境的搭建过程，所需要的文件都已准备就绪。为了先熟悉Zynq7030在Llinux下开发流程，我们...
Vivado18.3-Zynq PS的开发流程(Hello World) 学习笔记
weixin_42151221的博客
05-28 3215
本文内容学习自正点原子ZYNQ领航者FOGA视频-p41 众所周知之，所有软件的开发学习都是从Hello World开始，Zynq PS也不例外。 下面就通过创建一个Hello World工程来学习PS的开发流程。 1. 打开软件 ZYNQ的开发不论是PL还是PS端都是要从Vivado中的创建工程开始，所以和PL端开发一样，首先打开Vivado18.3。 2. 创建工程 2.1 Porject Name 同PL端开发一样，PS端同样需要创建工程。 创建好工程路径和工程名称后我们点击Nex
fpga系列 HDL：XILINX Vivado ZYNQ-7000 PS-PL数据交互 AXI4 实现笔记
ResumeProject的博客
02-04 1030
https://gitee.com/wnagds/pl_read_write_ps_ddr/tree/master/pl_read_write_ps_ddr.srcs/sources_1注释掉top中的fifo_16x64和aq_axi_master。这个是我的（我的数据没有改变，我在其他示例项目中进行了测试，当使用PLL作为参考时钟时，数据调试时不会发生变化，这里先直接读取一下试试，看看PL端有没有写入成功，PS端代码如下。
ZYNQ学习笔记_ZYNQ简介和Hello World
weixin_45680077的博客
03-21 795
ZYNQ学习笔记_ZYNQ简介和Hello WorldZYNQ介绍PS和PL的连接ZYNQ开发工具链在PS端编写Hello World程序 ZYNQ介绍 ZYNQ-7000系列是基于Xilinx开发环境的一种异构SoC，此系列的SoC搭载了单核或双核的ARM® Cortex™-A9 MPCore™处理系统（processing system，以下简称PS端）和Xilinx的FPGA部分（programable logic，以下简称PL端）。此系统具有可编程，低功耗，高性能的特点。其中ARM Cortex-A
ZYNQ—vivado开发修炼秘籍
10-28
S01_基于ZYNQ的FPGA基础入门；S02_基于ZYNQ的SOC入门基础；S03_基于ZYNQ的裸机应用开发; S04_基于ZYNQ硬件的LINUX 开发; S05_基于ZYNQ的HLS 图像算法设计; S06_基于ZYNQ的图像处理案例; S07《ZYNQ修炼秘籍》-第七季MIG访问DDR; S08《ZYNQ修炼秘籍》-第八季GTX光通信_以太网通信 ; S09《ZYNQ修炼秘籍》-第九季提高版
黑金zynq-7010的vivado工程文件2
12-12
这是黑金的zynq-7010/7020的vivado工程源文件2，一共三部分，这是第二部分
zynq_hello_world
08-16
zynq ps下裸奔hello_world
TQZC706开发板教程：使用vivado2023_1创建hello_world工程
mcupro的专栏
04-16 885
给开发板接上串口，JTAG，电源线，启动模式设置为JTAG，开启电源开关，打开串口软件，注意开发板串口接入电脑后会识别出两个串口，因为暂时不知道从那个串口输出，所以需要同时打开。搜索7z045ffg-->选择xc7z045ffg900-2-->下一步，finish完成工程创建。打开Vivado2023.1-->创建工程-->输入工程名称-->选择保存地址-->下一步。添加硬件设计文件-->选择上面生成的文件-->Finish。双击zynq-->导入配置-->选择zc706-->OK。
TQ15EG开发板教程：使用vivado2023.1建立hello world工程
mcupro的专栏
01-30 1765
双击 IP 对 IP 的各个功能参数进行配置，这个配置必须参考硬件原理图完成，所以 FPGA 或者 SOC 工程师必须 具备一定的硬件分析能力，可以阅读原理图，实现对硬件资料在软件上的定义分配。点击borwse...选择bit文件，文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击program进行烧录。输入项目名称和地址，下面那个选项为是否使用项目名称新建一个文件夹，我这里已经建了一个hello_world文件夹，所以不勾选。在vitis中点击Debug，进入调试界面。
Vivado+Vitis操作流程（Hello World例程）
qq_46635722的博客
09-06 1万+
Vivado联合Vitis实现基础例程Hello World上板流程
使用vivado2023.2新版Vitis创建hello world项目以及新版vitis的一些说明
最新发布
2203_75345038的博客
03-05 4434
点击Create Boot Image生成BOOT.bin文件，如下图所示可以看到系统自动帮我们添加了两个文件，点击文件查看地址，可以看到添加的使fsbl文件和elf文件，我们只需要再添加bit文件即可。创建完成后就可以到一个全新的界面，这里介绍最主要的功能编译，在选择项目后在下方FLOW栏目中可以看到编译按钮，其他常用功能后面使用到的时候在介绍。默认下一步，导出在vivado中导出的xsa文件，下一步等待识别出PS核，后续默认下一步即可。默认选择名称与地址，下一步选择刚创建的平台项目。
Zynq学习笔记：00 Vivado block diagram
AliceWu1998的博客
01-22 2493
Vitis 处理 CPU 端，CPU 需要知道我们刚刚分配的这些地址，它需要知道这些地址是什么，因此它需要知道我们正在使用哪些 AXI 端口，它需要知道这些地址是什么 这些端口是，它需要知道这些地址末尾有哪些外设，因此这将导出我们将在 Vitis 中使用的 xsa 文件。因此，在输出情况下，当我们从处理器写入 AXI 总线到这个特定的外设地址时，该寄存器将将该值写入信号输出。slave和master相连后，在总线（interconnect）上的每一个slave和master都有自己的时钟和reset信号。
ZYNQ-Miz702 VIVADO 开发环境建立（第一章 ）
mkelehk的专栏
10-01 1893
1.1 VIVADO软件介绍 “一提起Xilinx的开发环境，人们总是先会想起ISE，而对Vivado不甚了解。其实，Vivado是Xilinx公司于2012推出的新一代集成设计 环境。虽然目前其流行度并不高，但可以说Vivado代表了未来Xilinx FPGA开发环境的变化趋势。所以，作为一个XilinxFPGA的开发使用 者，学习掌握Vivado是趋势，也是必然。 作为开发者，首先肯定有以下...
EBAZ4203 ZYNQ开发板vivado+vitis helloworld实践
资源摘要信息:"vivado+vitis 2021.2 EBAZ4203 helloworld例程" 知识点： 1. Vivado和Vitis工具：Vivado是Xilinx公司推出的一款用于设计FPGA和SoC的综合性工具，集成了逻辑设计、系统集成、IP生成等功能。Vitis是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值